我们队用高云GW2A系列FPGA做电赛图像处理题，Sobel算子需要大量乘法器，DSP48不够用，LUT也快爆了。老师建议用移位加加法替代乘法，但具体替换公式和资源对比不太清楚。有没有大佬做过类似优化？比如乘以3用左移1位加原值，乘以5用左移2位加原值，这样能省多少DSP资源？替换后时序会不会变差？求具体操作步骤和资源对比表。
1 个回答
我说点实际工程里容易踩的坑吧。高云GW2A的DSP确实金贵，但Sobel其实不一定要用乘法器——因为卷积核里的系数都是小整数，可以直接把乘法改成多路选择器加移位网络。具体做法是：把像素值分别左移0位、1位、2位，然后按系数把这几路加起来。比如系数3就是左移1位加原值，系数5就是左移2位加原值，系数2直接左移1位，系数1直接原值。这样整个Sobel模块里一个乘法器都不用，DSP全释放，但代价是LUT暴涨。你们得做好心理准备，替换后LUT占用大概会从原来的2000涨到2600左右，如果原设计已经用了80%以上，那还是得先砍别的逻辑。另外时序问题也别忘了：移位加法的组合路径比DSP长，建议在每级运算之间插流水寄存器，把关键路径拆成两拍。还有个小技巧，如果只做3×3窗口，可以把两行像素的运算并行做，用面积换速度。你们现在综合频率大概跑到多少？如果低于100MHz，替换后大概率会更紧，得提前做约束。
发表回答
登录后可在本页底部提交回答