我们队用高云GW5AT系列做4路HDMI视频拼接,现在DDR4带宽明显不够,画面撕裂严重。查了手册单颗DDR4带宽大概12.8GB/s,4路1080p60算下来需要多少?想用行交织缓存加帧缓存两级架构,但不知道怎么算每行缓存深度和DDR burst长度。求做过类似项目的同学给个具体参数推导过程,比如行交织后DDR带宽能省多少,帧缓存用几个bank交替访问,谢谢!
2026年FPGA大赛只剩三天,用高云FPGA做实时视频拼接,4路HDMI输入DDR带宽不够,怎么用行交织和帧缓存优化?求具体参数推导
开放
0 个回答
暂无回答,欢迎成为第一位解答者。
发表回答
登录后可在本页底部提交回答