2026年FPGA大赛只剩三天,用高云FPGA做实时视频拼接,4路HDMI输入DDR带宽不够,怎么用行交织和帧缓存优化?求具体参数推导

开放0 回答 39 浏览

我们队用高云GW5AT系列做4路HDMI视频拼接,现在DDR4带宽明显不够,画面撕裂严重。查了手册单颗DDR4带宽大概12.8GB/s,4路1080p60算下来需要多少?想用行交织缓存加帧缓存两级架构,但不知道怎么算每行缓存深度和DDR burst长度。求做过类似项目的同学给个具体参数推导过程,比如行交织后DDR带宽能省多少,帧缓存用几个bank交替访问,谢谢!

分享:

0 个回答

暂无回答,欢迎成为第一位解答者。

登录后可在本页底部提交回答

提问者

芯片设计入门查看主页
浏览「其他」

描述场景与已尝试方案,更容易获得有效解答

相关问题

同分类

提问建议

  • 标题写清核心疑问,避免「求助」「请问」等空泛用语
  • 正文补充环境、版本、报错信息或截图
  • 先搜索本站是否已有相近问题,减少重复提问
  • 若与课程相关,请标明课时或章节便于讲师定位