2026年FPGA大赛,用国产紫光同创FPGA做实时视频降噪,BM3D算法DSP和BRAM全爆,怎么用流水线和分时复用硬塞进去?求具体架构

开放0 回答 30 浏览

我们队今年电赛选了紫光同创的FPGA做实时视频降噪,算法是BM3D,现在综合下来DSP和BRAM资源全爆了,根本放不下。老师建议我们用流水线和分时复用,但具体怎么操作?比如BM3D里的块匹配和协同滤波,哪些模块可以流水线化?DSP和BRAM怎么分时复用才能把资源压下来?求一个具体的架构方案,最好有资源对比和时序分析,急!

分享:

0 个回答

暂无回答,欢迎成为第一位解答者。

登录后可在本页底部提交回答

提问者

逻辑设计小白查看主页
浏览「其他」

描述场景与已尝试方案,更容易获得有效解答

相关问题

同分类

提问建议

  • 标题写清核心疑问,避免「求助」「请问」等空泛用语
  • 正文补充环境、版本、报错信息或截图
  • 先搜索本站是否已有相近问题,减少重复提问
  • 若与课程相关,请标明课时或章节便于讲师定位