本人做FPGA开发两年多，一直用Verilog写RTL，最近看招聘发现验证岗薪资好像更高，而且要求SystemVerilog和UVM。想问问2026年这个行情是不是真的？如果从FPGA RTL转去做验证，除了学SystemVerilog语法和UVM框架，还需要补哪些东西？比如脚本语言、覆盖率分析这些，自学大概要多久能上手？有没有推荐的实战项目可以写进简历？
暂无回答，欢迎成为第一位解答者。
登录后可在本页底部提交回答
登录后即可参与回答 去登录
描述场景与已尝试方案，更容易获得有效解答
暂无相似问题，可 浏览问答广场 发现更多讨论。
本人做FPGA开发两年多，一直用Verilog写RTL，最近看招聘发现验证岗薪资好像更高，而且要求SystemVeril…
返回问答广场
