我们队伍今年电赛选了安路的国产FPGA做4路HDMI视频拼接，现在卡在DDR4带宽估算上。4路1080p60输入，每像素RGB888是24bit，算下来原始数据量已经很大了，还要考虑拼接后输出和帧缓存读写。有没有大佬给个具体的带宽计算公式？DDR4-2400的带宽够不够用？如果不够，降分辨率还是用行交织？
暂无回答，欢迎成为第一位解答者。
登录后可在本页底部提交回答
登录后即可参与回答 去登录
描述场景与已尝试方案，更容易获得有效解答
暂无相似问题，可 浏览问答广场 发现更多讨论。
我们队伍今年电赛选了安路的国产FPGA做4路HDMI视频拼接，现在卡在DDR4带宽估算上。4路1080p60输入，每像素…
返回问答广场
