2026年了,FPGA工程师做高速ADC采集,JESD204B子类1同步失败,眼图测试没问题但链路就是锁不住,该怎么排查?

开放0 回答 37 浏览

最近在调一块基于KU040的采集板,ADC是AD9208,JESD204B子类1模式,SYSREF用LMK04828产生。现在问题是:用频谱仪看时钟和SYSREF都正常,IBERT跑眼图也没问题,但链路偶尔能锁住、偶尔锁不住,复位时序也换过几种。想请教下大家,这种同步不稳大概率是SYSREF的建立保持时间没满足,还是LMK04828的device clock和SYSREF相位关系没调对?有没有系统的排查步骤或者脚本可以自动检测?

分享:

0 个回答

暂无回答,欢迎成为第一位解答者。

登录后可在本页底部提交回答

提问者

Verilog入门者查看主页
浏览「其他」

描述场景与已尝试方案,更容易获得有效解答

相关问题

同分类

提问建议

  • 标题写清核心疑问,避免「求助」「请问」等空泛用语
  • 正文补充环境、版本、报错信息或截图
  • 先搜索本站是否已有相近问题,减少重复提问
  • 若与课程相关,请标明课时或章节便于讲师定位