最近面了几家AI芯片公司，都被问到卷积计算单元的设计细节，比如脉动阵列的数据流方式、MMU和MMA的区别。我之前做FPGA加速基本都是调用Xilinx的DPU或者自己写个简单的并行乘加，没深入到底层。请问2026年这个节点，AI加速岗位对FPGA工程师底层架构的要求到了什么程度？脉动阵列、数据重用这些原理需要掌握到什么深度才能过面试？有没有推荐的资料或开源项目能快速补上这块？
暂无回答，欢迎成为第一位解答者。
登录后可在本页底部提交回答
登录后即可参与回答 去登录
描述场景与已尝试方案，更容易获得有效解答
暂无相似问题，可 浏览问答广场 发现更多讨论。
最近面了几家AI芯片公司，都被问到卷积计算单元的设计细节，比如脉动阵列的数据流方式、MMU和MMA的区别。我之前做FPG…
返回问答广场
