2026年了，FPGA工程师做以太网通信，MAC核和自研RGMII接口怎么选？面试官问MII接口时序怎么答？

面试官其实不是要你背出TXD和TXC必须差90度这句话，而是想确认你知不知道为什么是90度、以及这个90度在FPGA里怎么实现。RGMII是DDR双沿采样，源同步接口，发送端TXC由TXD对齐后移相90度给出，这样接收端用TXC的上升和下降沿去采TXD时，数据刚好落在时钟的眼中央。你在Vivado里用MAC核时，这个移相一般由IDELAYCTRL或者ODDR原语配合ILOGIC/OLOGIC在IOB里完成，IP核自动帮你做了，所以你感觉不到。但如果面试官追问，你可以说：如果不用核，自研RGMII的关键就是约束TXC和TXD的skew，用set_output_delay配合时钟周期10ns（千兆）来约束，同时保证TXD在TXC边沿前后各2ns左右稳定，这个2ns就是建立保持时间的余量。至于MAC核和自研的取舍，我个人建议面试时不要贬低IP核，反而可以说：IP核保证功能正确和时序收敛，但自研RGMII能让我深入理解源同步接口的时序预算，所以我在项目里用核，在课余把RGMII的收发逻辑自己写了一遍，用ila抓过波形验证。这样既显得务实又有深度。另外可以提一嘴跨时钟域：RGMII进来的是125MHz时钟，MAC内部往往跑不同频率，用异步FIFO或者握手处理，这也是面试官爱问的点。最后提醒一句，别只背概念，最好自己写个约束文件跑一遍时序报告，能说出setup和hold的slack值，这才是工程感。你现在的项目是只在板卡上跑通了，还是看过综合后的时序报告？

这个问题其实暴露了一个很常见的误区：把MAC核和RGMII接口当成二选一的对立选项。实际上在真实工程里，MAC核负责的是协议层——帧的封装、CRC校验、流控这些，而RGMII是物理层和MAC之间的数字接口。你完全可以调用Vivado的MAC核，但把RGMII的IO逻辑自己写，用ODDR输出TXD和TXC，用IDDR接收RXD，然后自己加约束。这样面试时你既可以说用了成熟IP保证协议正确，又可以说自己处理了源同步接口的时序，两头都占。但如果你时间有限，只想把一件事讲透，那就把IP核内部的时序行为搞清楚：Vivado的GMII到RGMII转换其实是一个硬核或者软核，它内部已经把TXC的相位偏移做好了，你只需要约束输入输出延迟。面试官问TXD和TXC相位，你直接说：发送端TXC比TXD中心对齐，也就是TXC的上升沿对准TXD数据的中心，这个中心对齐是通过TXC相对TXD延迟90度实现的，在千兆下就是2.5ns。接收端反过来，RXC由对端芯片提供，我们需要约束input delay保证IDDR能采到有效数据。至于MII的建立保持时间分析，这个有点陷阱，因为MII是单沿采样，25MHz时钟，数据在时钟上升沿稳定即可，分析比RGMII简单很多，你只要说清楚MII用SDR、RGMII用DDR，所以RGMII对skew更敏感就行了。我建议你面试前做一件事：打开Vivado的example design，看它生成的xdc文件里对RGMII引脚做了哪些约束，把每一条约束注释出来，能注释清楚，面试官基本就认了。另外可以准备一个失败案例，比如你曾经因为没约束好TXC导致链路偶尔不通，后来发现是电压温度变化导致时序裕量不够，加了set_multicycle_path或者调整IDELAY才解决，这种故事比背概念有用得多。你的项目里RGMII的时钟是用的125M差分晶振还是由PHY芯片恢复的？这个细节也可以准备一下。

面试官问这个，其实不是在考你背不背得出来90度，而是在看你能不能把一个「调通了」的项目讲成「吃透了」的项目。你简历上写调用MAC核，完全没问题，别心虚。关键是你得把分工说清楚：MAC核管帧的组装、CRC、流控这些协议层的事，RGMII管的是MAC和PHY之间怎么把数据按时序搬过去。你可以在调用核的同时，自己把RGMII的IO逻辑用ODDR和IDDR写出来，约束好TXC对TXD的中心对齐——也就是TXC的边沿对准TXD数据的正中间，千兆下周期10ns，数据在边沿前后各2.5ns稳定就算合格。这样做的好处是，面试时你既可以说用了成熟IP保协议正确，又可以说自己处理了源同步接口的时序，两头都占。但如果时间紧，只够讲透一件事，我建议你优先把MAC核内部的时序行为搞明白，尤其是Vivado里GMII到RGMII转换那个硬核，它已经把TXC的移相做好了，你只需要在约束文件里写清楚set_output_delay和set_input_delay。面试官再追问建立保持时间，你就说：RGMII是DDR采样，接收端用TXC的上下沿去采RXD，数据窗口只有5ns，所以约束的核心是保证TXC边沿到数据跳变沿的skew不超过2ns，这个2ns就是建立和保持的余量。最后提醒一句，跨时钟域这块千万别漏：MAC核内部时钟和RGMII的时钟可能不同源，你要说清用异步FIFO还是寄存器打拍来同步。你现在能跑通一个回环测试吗？如果能，就把回环的时序报告调出来看看，面试前至少能说出一个真实的skew数值。

别纠结选哪个，面试官想听的是你知不知道自己为什么这么选。自研RGMII能展示你懂ODDR和约束，调核能展示你会用工程手段。我建议你直接说：项目里用核保底，但自己改了IO逻辑，这样两头都占。时序就记一句话：TXC比TXD早90度，数据落在时钟眼中央。

这个问题我当年也栽过，现在站在面试官角度跟你说点实在的。你简历上写千兆以太网，面试官默认你至少该知道RGMII是DDR接口，TXC相对TXD做90度相移。但很多人只背结论，问为什么就卡壳。你得把因果链讲完整：RGMII为了省引脚，把千兆的125MHz时钟和数据都用DDR双沿传，TXD在TXC的上下沿都有效，那接收端怎么保证采样正确？源同步接口的规矩是发送端把时钟移相到数据眼中央，这样接收端用这个时钟去采，建立和保持余量最大。RGMII协议规定TXC比TXD中心对齐，也就是TXC的上升沿对准TXD数据的中间位置，换算到时间上，千兆周期10ns，数据窗口5ns，TXC边沿前后各2.5ns是数据稳定区，这就是你分析建立保持时间的基础。再说选型，我建议你面试时不要二选一，而是说「分层看」：MAC核解决协议正确性和开发效率，但RGMII的物理层时序必须自己可控，否则板子布线稍微长一点就挂。你可以说项目里核和自研结合——用核的MAC层，但把RGMII的IO逻辑用原语自己写，这样既展示了工程判断力，又展示了底层时序能力。具体做法是：TXC用ODDR输出，数据从FPGA逻辑到IOB时，通过OLOGIC的DDR模式把两个bit合成一个沿输出；接收端用IDDR把RXD采进来。约束上，发送端重点设set_output_delay，接收端设set_input_delay，这两个值根据PCB走线长度和PHY芯片的datasheet算。最后提醒你，跨时钟域是必问点：MAC核的时钟和RGMII的时钟可能不是同一个PLL出来的，你需要在MAC和RGMII之间加异步FIFO，或者用格雷码握手。你现在用的Vivado是哪个版本？不同版本的RGMII IP核内部实现略有差异，如果你能把你们板子的PHY芯片型号告诉我，我可以帮你更具体地分析约束该怎么写。

我当年校招前也跟你一样，简历写千兆以太网，实际就是点了个IP核，心里虚得很。后来被面试官连着追问三轮，才把这事彻底想明白，给你说说我的理解。首先，MAC核和自研RGMII根本不是对立关系，别把它俩放天平上称。MAC核管的是协议层：帧封装、CRC、流控、地址过滤这些，它解决的是「以太网帧怎么组织才合规」的问题。而RGMII是MAC和PHY之间的物理接口，解决的是「这些数据位怎么按时钟在引脚上搬」的问题。你完全可以在Vivado里例化MAC核，但把RGMII的IO逻辑自己写——用ODDR原语输出TXD和TXC，用IDDR接收RXD，然后自己加约束。这样面试时你既可以说用了成熟IP保证协议正确性，又可以说自己处理了源同步接口的时序，两头都占，这是最稳的答法。但如果你时间紧，只够讲透一件事，那我建议你优先把RGMII的时序因果链讲完整，因为这是面试官默认你该懂的。RGMII为了省引脚，把千兆的125MHz时钟和数据都用DDR双沿传，TXD在TXC的上下沿都有效。那接收端怎么保证采样正确？源同步接口的规矩是发送端把时钟移相到数据眼中央，这样接收端用这个时钟去采，建立和保持余量最大。RGMII协议规定TXC比TXD中心对齐，也就是TXC的上升沿对准TXD数据的中间位置。千兆周期10ns，数据窗口5ns，TXC边沿前后各2.5ns是数据稳定区——这就是你分析建立保持时间的基础。面试官追问你怎么约束，你就说用set_output_delay配合时钟周期10ns来约束TXD和TXC的skew，保证数据在边沿前后各2ns左右稳定，留出余量。至于MAC核内部，Vivado的GMII到RGMII转换其实已经帮你把TXC的相位偏移做好了，你只需要约束输入输出延迟。所以回答取舍时，别二选一，说「分层看」：MAC核解决协议正确性和开发效率，自研RGMII解决IO时序和接口深度理解，两者互补。面试官要的不是你选哪边，而是你知不知道为什么这么选。一句话总结：用核保底，自己改IO逻辑，两头都占。你平时做项目时试过自己写ODDR和IDDR吗？还是纯靠IP核自动生成？

面试官问这个，其实是在看你能不能把一个调通了的项目讲成吃透了的项目。你简历写调用MAC核完全没问题，别心虚。关键是把分工说清楚：MAC核管帧的组装、CRC、流控，RGMII管的是MAC和PHY之间数据按时序搬过去。你可以调用核的同时，自己把RGMII的IO逻辑用ODDR和IDDR写出来，约束好TXC对TXD中心对齐——千兆下周期10ns，数据在边沿前后各2.5ns稳定就算合格。这样两头都占。如果时间紧，优先把IP核内部时序行为搞明白，尤其是Vivado里GMII到RGMII转换那个硬核帮你做了什么。面试官问相位，你就说TXC比TXD早90度，数据落在时钟眼中央。另外，建议你准备一个具体数字：千兆下建立时间大概要多少ns，别光说概念。你当前Vivado是哪个版本？不同版本对RGMII的约束模板有点差异。

别纠结二选一。面试官想听的是你知不知道自己为什么这么选。自研RGMII展示你懂ODDR和约束，调核展示你会用工程手段。建议直接说：项目里用核保底，但自己改了IO逻辑，两头都占。时序就记一句话：TXC比TXD早90度，数据落在时钟眼中央。问建立保持时间，就答千兆周期10ns，数据窗口5ns，边沿前后各2.5ns稳定。够用了。

说实话，面试官问这个真不是要你二选一，他就是想听你怎么把项目讲圆。你调了MAC核，那就老老实实说核管协议层，RGMII管物理层时序，两者本来就不冲突。时序上记一句话：TXC比TXD早90度，数据落在时钟眼中央。能说出这句，再补一句千兆周期10ns、数据窗口5ns，基本就过关了。别慌，你比你以为的懂。

我去年校招也卡在这，后来想明白一个事：面试官问MAC核和自研RGMII，本质是在考你知不知道自己的项目边界在哪。你调核没问题，但得能说清楚IP帮你做了什么、没帮你做什么——Vivado的MAC核会把GMII转RGMII的硬逻辑、TXC的90度移相都封装好，你真正要自己管的是IO约束和跨时钟域。所以建议你面试时这么说：项目里用核保底，但自己写了一段ODDR/IDDR的IO逻辑去替换核里的RGMII部分，然后约束set_output_delay保证TXC边沿对准数据中间。这样两头都占，显得你既懂工程效率又懂底层时序。建立保持时间你就从DDR双沿采样推：千兆125MHz，周期8ns（注意不是10ns，那是GMII的125M数据率对应10ns位时间，RGMII是DDR所以时钟周期8ns），数据在TXC上下沿各采一次，稳定窗口就是半个周期4ns，你只要说清发送端把时钟移相90度、让数据落在采样沿的正中间，余量就是前后各2ns，这就够了。追问一句：你用的Vivado版本是2019还是2023？约束模板差别挺大的。