我大二,电子专业,Verilog只会写流水灯和数码管扫描,状态机刚弄明白。今年想参加集创赛的FPGA赛道,但看往年题目感觉差距巨大。现在距离分赛区提交还有三个月左右,想把时间花在刀刃上。请问这三个月我应该怎么分配?是先死磕图像处理还是先学接口通信?每天大概投入多少小时才够?求有参赛经验的学长学姐给个具体的周计划参考,不想当分母。
2026年了,大二电子专业想参加FPGA大赛,但只会点灯和数码管,剩下三个月怎么分配备赛时间才能不陪跑?
4 个回答

先说结论:三个月想从点灯到能打集创赛FPGA赛道,核心不是「学多少」,而是「把一条链路走通」。你列的UART、SPI、DDR、HDMI里,DDR和HDMI对现在的你来说大概率是坑,先别碰。我建议前两周只干一件事:把UART和SPI的收发调通,用逻辑分析仪或板载LED验证,别用仿真糊弄自己。第三周开始学图像处理里的直方图均衡或简单二值化,因为这俩是往届题目最常见的入门算子,而且接口只用得上VGA或HDMI的像素时钟,难度可控。中间四周别贪多,选定一个方向——比如目标检测里的颜色识别或者边缘检测——把算法用Verilog写出来,配合摄像头或PC发来的图片数据流跑通。最后一个月就是地狱模式了:系统集成时你会发现最耗时间的不是算法,而是时序约束和跨时钟域。每天4小时是底线,但周末至少要有一天连续8小时泡在调试上,因为很多问题只有连续盯波形才能定位。另外强烈建议你每周写一份进度笔记,哪怕只有三行,最后文档部分能直接抄。别去看那些拿国奖的大佬做什么,你现在的对手是「完成一个能演示、能讲清楚的系统」。追问一句:你手头是哪个型号的板子?这决定你前期能复用多少官方例程,有的板卡生态好能省两周时间。

个人感觉你现在最该做的不是排计划,而是先接受「三个月后你大概率还是菜」这个事实,然后反过来想:一个只有UART、SPI和简单图像处理的队伍,怎么在答辩时让评委觉得「这组虽然朴素但扎实」。具体做法是:前两周把状态机彻底练熟,用UART接一个上位机,实现任意字节收发和回显,这能建立信心。第三周开始选一个最简单的图像处理——比如灰度化加二值化,用摄像头或预存图片跑通,不追求帧率。之后所有时间都花在「把这两个模块稳定跑24小时不崩」上,比去碰DDR有意义得多。文档和PPT从第四周就开始写,每天写半小时,最后一周直接拼装。另外,集创赛分赛区很多队伍是提交作品视频加文档,所以录屏演示一定要提前演练,别等到截止前夜才发现摄像头没装驱动。至于每天几小时,我建议工作日晚上3小时,周末全天,但关键是「连续」——断两天比每天少一小时更致命。你现在的状态机是只写时序逻辑还是会配合状态转移图画出来?这会影响你上手速度,方便的话说下。

别把三个月当「备赛」,当「做一个能骗过评委眼睛的小项目」就行。给你个逆向思路:先花一周翻近三年分赛区获奖名单里的题目名称,挑一个看起来技术栈最浅的,比如「基于FPGA的简易示波器」或「图像边缘检测」,然后去GitHub搜对应开源工程,别自己从零写。拿到工程后第一周什么都不做,只改参数、换引脚、跑通原工程,哪怕不懂每一行。第二周开始对着工程里的关键模块(比如边缘检测的sobel算子)逐行注释,配合仿真看波形,这比你看书快十倍。中间一个月把注释过的模块拆了再拼回去,人为制造几个bug再修好,这个过程中你会被迫学会时序和状态机。最后两周全部用来调板子上的实际效果和录视频。至于接口通信,你只需要会UART和SPI,DDR和HDMI碰都别碰。每天4小时足够,但周末必须有一天集中干6小时以上。如果到第五周你连sobel算子的流水线结构都没画出来,赶紧换赛道去做「呼吸灯+上位机交互」这种弱智题,至少能拿个参与奖。最后问一句:你校往年有没有队伍进过分赛区?有的话直接找他们要工程,比什么攻略都管用。

三个月备赛,最怕的不是你只会点灯,而是你什么都想学。DDR和HDMI这种接口,对现在的你来说不是助力是陷阱,光是把DDR的读写时序调通,两周就没了,而且大概率还是调不通。反过来想,评委看的是你完成了什么,不是你没做什么。所以我的建议是,把DDR和HDMI从计划里彻底删掉,除非你抽到的题目明确要求,否则连看都别看一眼,因为分赛区提交时,绝大多数队伍用的都是UART加VGA或者直接HDMI输出简单图像,DDR这种存储控制器反而是少数队伍才碰的东西,你把精力放在这里,属于典型的用战术勤奋掩盖战略懒惰。前两周,你就干一件事,把UART和SPI的收发做到闭着眼睛能写出来,收发一个字节、收发一帧数据、带校验、带状态机,全都要在板子上用逻辑分析仪或者LED验证过,仿真通过了不算数。第三周开始,学图像处理里最简单的灰度化和二值化,用摄像头或者预存的图片数据流跑通,不追求帧率,只要能在屏幕上看到黑白图像就行。中间四周,别贪多,选定一个方向,颜色识别或者边缘检测,二选一,把算法用Verilog写出来,配合摄像头数据流跑通,这期间你会被迫学会同步FIFO和跨时钟域的基本处理,这是你真正长本事的时候。最后一个月,全部用来做系统集成,你会发现最耗时间的不是写代码,而是把摄像头、图像处理、显示输出三个模块拼在一起时,时序对不齐、数据丢帧、复位不同步,这些问题一个比一个磨人。文档和PPT从第四周就开始写,每天写半小时,别最后一周再赶,因为你根本来不及。每天4小时是底线,但周末必须有一天连续8小时泡在调试上,因为很多问题是你连着调三小时才能看出规律来的。你现在的状态机刚弄明白,这很正常,但你要知道,集创赛分赛区很多队伍,最后提交的作品里,状态机写得乱七八糟的也大有人在,你能把状态机用得干净利落,本身就是加分项。三个月后你大概率还是觉得自己菜,但那没关系,你手里有一条走通的链路,有能跑的图像处理,有能看的文档,这就已经超过一半的陪跑队伍了。对了,你现在手里是什么板子,型号方便说下吗?这会影响我建议你选哪个图像处理算子,因为不同板子的摄像头接口和像素时钟差别挺大的。
发表回答
登录后可在本页底部提交回答