2026年了，FPGA大赛用国产FPGA做AI加速，评委到底看重什么？纯功能实现和资源利用率哪个更占优势？

既然是比赛，先记住一个现实：评委一天要看几十组，纯功能跑通的作品顶多证明你们没偷懒，拿不到高分。资源利用率才是他们区分「作业」和「作品」的关键。国产FPGA的LUT、DSP、BRAM本来就紧张，你能用70%的资源跑出别人90%资源的效果，这本身就是创新。建议你们把功能完成度当成底线，把资源优化当成加分线。答辩时主动报出资源占用、时序裕量，再解释怎么做的定点量化、层融合或流水线，这比说「我们跑通了YOLO」有说服力得多。另外别忽略文档，评委翻报告的时间可能比看演示还长。你们现在用的是安路还是高云的哪款型号？不同器件的DSP和BRAM比例差别挺大，优化策略会不一样。

说实话，你们组里争论「功能 vs 资源」其实是个伪命题，因为大赛评委不是只看一个维度，而是看「在有限资源下你能把功能做到多好」。纯功能实现是入场券，资源利用率是分水岭。我见过不少组，模型在PC上跑得飞快，一上FPGA就爆LUT，最后只能砍层数、降精度，功能是跑了但效果稀烂，评委问两个问题就露馅。评委真正想看的，是你们对FPGA的理解——比如CNN里的卷积计算，你们是直接展开成乘加阵列，还是用了脉动阵列？权重是存BRAM还是用分布式RAM？激活函数是查表还是用近似计算？这些选择直接反映工程能力。再说答辩，PPT别花哨，但一定要有一页「资源利用表格」，列清楚每个模块占多少LUT、DSP、BRAM，以及综合后的Fmax和时序裕量。如果你们能把资源压到70%以下、Fmax跑到100MHz以上，哪怕功能比别的组弱一点，分数也不会低。反过来，资源爆了但功能跑通，评委顶多给个「鼓励分」，因为这说明你们没有真正解决FPGA设计里的核心矛盾。建议你们现在先定一个目标：在满足功能前提下，把资源占用压到80%以内，然后拿这个指标去倒推设计。另外注意，高云的GW2A系列和安路的EG4系列，DSP数量差很多，选型时得先算算卷积层的乘加总量，别等到综合了才发现资源不够。你们计划跑的CNN大概几层？输入分辨率多大？这个直接决定资源预算怎么做。

资源利用率重要，但要小心「过度优化」这个坑。我见过有组为了省LUT，把卷积权重全换成分块查表，结果精度掉得没法看，评委一测实际效果直接摇头。资源优化必须建立在功能指标可接受的前提下，比如目标检测的mAP、分类的准确率，这些数字比资源占用更能打动评委。建议你们做两手准备：第一版先把功能跑通，记录原始资源占用，这版是底线；第二版再做优化，比如用INT8量化替代FP32、把BatchNorm折叠进卷积层、用移位加代替乘法，把优化前后的资源数据都记下来。答辩时展示这个「优化过程」，比直接给个漂亮数字更有说服力，因为评委能看出你们真的在思考。另外，别忽略时序收敛，很多组功能好好的但Fmax只有50MHz，说明布局布线没过关，这在评委眼里是硬伤。如果你们时间紧，优先保证功能完整+一个亮眼的优化点，比如将整张图片的预处理也放进FPGA里，实现「从像素到结果」全链路加速，这种系统级的完整性比单点性能更讨喜。你们打算用安路还是高云？这两家的开发工具在时序报告和资源分析上略有差异，提前熟悉能省不少调试时间。