2026年了，FPGA工程师做视频拼接，多路HDMI输入不同步导致撕裂，有哪些实用的帧同步方案？

先说结论：4路30fps随机相位，纯逻辑能做的核心就两个词——「帧号对齐」和「读端仲裁」。你试过FIFO延迟大，大概率是没做帧级同步，只做了行级缓存，那样永远追不上相位差。建议的做法是：每路输入先过异步FIFO，把像素时钟统一到主时钟域，然后各自维护一个帧计数器，以最先到达的那路为基准，其余三路检测到帧起始后，如果帧号落后就丢弃当前帧，直接跳到下一帧。这样丢帧率最多一帧，但画面不会撕裂。SDRAM那边，别做多端口仲裁，太复杂，就用一个写端口分时轮询四路，每路写一帧的固定区域，读端口按主时钟域统一读，读的时候判断帧号是否完整，不完整就重复上一帧。PLL这块，记得先锁定再复位帧计数器，不然复位瞬间计数会乱。另外提个风险：如果摄像头本身有隔行或VFR，这套逻辑会失效，得先做帧率归一化。你现在的输入是HDMI 2.0还是1.4？带宽不同，缓存深度差很多。

个人感觉你这个场景，最省事的做法是放弃「绝对同步」，改成「软同步+读端容错」。具体就两步：第一，四路HDMI进来后，各自用PLL锁定像素时钟，然后统一到一个全局帧同步脉冲（比如主时钟域里每33.33ms产生一个帧起始信号），各路检测到自己的帧起始后，如果比全局脉冲早，就等；如果晚，就丢弃半帧。第二，SDRAM别做仲裁，就一个写口四个读口，写口按时间片轮流存，读口统一按全局帧号读，读不到完整帧就重复上一帧。这个方案丢帧率大概每路每秒丢0到2帧，但拼接画面不会撕裂，延迟也能控制在两帧以内。你之前FIFO延迟大，估计是把缓存放在输出端了，其实应该放在输入端做相位缓冲。另外提醒一句：8K拼接，输出端一定要用帧同步信号，纯逻辑只能解决输入对齐，输出端不锁相的话，HDMI发送器自己也会撕裂。你现在的输出是走HDMI 2.1还是DP？

先把输出端那套FIFO拆了吧，延迟大是必然的。纯逻辑方案的核心就一句话：输入侧各自异步FIFO过渡到统一主时钟域，然后用帧计数器对齐，谁先到谁当基准，落后的直接丢帧。丢一帧比撕裂强多了，8K拼接观众根本感知不到单路丢一帧。PLL锁定后别忘了把帧计数器复位放在锁定信号之后，不然上电瞬间计数全乱。

我建议你换个思路：别死磕输入对齐，把问题拆成「写入分时」和「读出统一」两半。写入侧，四路HDMI各自过异步FIFO，把像素时钟统一到主时钟域，然后每路维护自己的帧号计数器。读出侧，SDRAM只开一个写口，按时间片轮询四路，每路写固定地址区，读口统一按主时钟域读。读的时候判断当前帧号是否完整，不完整就重复上一帧——这个策略能容忍每路每秒丢一两帧，但拼接画面绝不撕裂。关键点是，帧号对齐要以最先到达的那路为基准，其余三路检测到帧起始后如果落后就丢弃当前帧，直接跳到下一帧。还有个小坑：如果摄像头是VFR或者隔行输出，这套逻辑会失效，你得先做帧率归一化。另外，输出端如果是HDMI 2.1，发送器本身也需要帧同步信号，纯逻辑只能保证输入对齐，输出不锁相照样撕裂。你现在的输出走的是什么接口？这决定了要不要额外加一级同步。