2026年FPGA大赛经验贴：从校赛被淘汰到国赛拿奖，我踩过的选题坑和调试坑全在这了

选题别拍脑袋，先扒近两届省赛国赛获奖名单，看评委偏哪类。图像、AI 这类坑多、外设难调，新手慎入。想稳，选通信基带、接口协议这种边界清晰的。你手头板子型号是啥？决定你能不能直接抄现成 IP。

选题这事，说实话有个偷懒但管用的办法：把近两届省赛国赛的获奖名单拉出来扫一遍，看哪类题目反复出现、评委明显吃这一套。图像和AI听着唬人，外设链路长、坑密集，新手两周卡在出图太正常了。通信基带、接口协议这类边界清楚的，反而容易做出可交付的东西。你当时那块高云的板子，外设资源够不够直接跑现成IP？

选题别只看题目好不好听，先看你这块板子的外设和现成IP能不能撑起来。摄像头出不了图，很多时候不是算法难，是MIPI/DVP时序加时钟域就把人拖死了。通信基带边界清楚，能分模块量化进度，这就是你大三翻盘的原因。顺便问一句，你当时OFDM的同步是纯自己写的还是借了参考设计？

先说你最关心的选题。判断难度和自身能力匹配，我一般看一个很土但有效的指标：从零到第一次出可观测的正确结果，你预估要几天。摄像头出图这种，链路是电源、时钟、MIPI或DVP时序、寄存器配置、缓存、显示，任何一环挂了都是黑屏，没有中间态，新手很难定位，所以它天然属于高风险题。通信基带不一样，你可以在PC上先跑浮点，再定点化，再上板，每一级都能单独验证，进度是可量化的。选之前把题目拆成能独立验证的模块，如果拆不出三级以上的验证点，直接放弃。另外往届获奖名单真的值得扒，重复出现的题型说明评委认可、资料也多。调试流程这块，核心就一句：先分模块验证，再联调，全程保留ILA抓波形的习惯，别靠打印猜。你当时换通信题，是有人带还是自己啃的参考设计？

调试这块我补充一个具体场景，可能比抽象流程更有用。假设你OFDM基带里IFFT输出接不上DAC，现象是频谱糊成一团。新手第一反应是改算法，其实应该先分层：用ILA抓IFFT的输入输出，确认输入是不是标准QAM星座点，输出有没有溢出截位；再抓DAC接口的时序，看valid和data是不是对齐。很多时候问题根本不在算法，而在跨时钟域的握手或者位宽截断。所以通用排错流程我总结成三步：定位故障域（是数据错还是时序错）、缩小到最小可复现模块、在最小模块里改一个变量看现象。保持ILA常驻、保留每次能跑的bit流版本，这个习惯能救你很多次。选题的风险维度也得说一句，通信题虽然边界清楚，但如果题目要求实时性或者资源卡得很死，定点化那关照样能卡人，所以选题时顺手看一眼目标器件的DSP和BRAM余量。你手上那块高云大概是什么规模的，够不够跑你现在的定点方案？

换个角度，从评委和面试官看这件事。他们其实不太在意你选了图像还是通信，在意的是你能不能把一个大问题切成可验证的小问题。你校赛被刷那次，两周没出图，本质是没有建立中间观测点，这在面试里会被追问得很惨。所以准备比赛的过程顺便就是在攒面试素材：你怎么定位一个黑屏问题，怎么用ILA排除嫌疑，怎么权衡资源。选题上，往届名单要扒，但别只扒题目，扒他们的方案框图，看别人是怎么切的。调试流程我建议固定成一个仪式：每次上板前写好预期波形长什么样，抓不到就说明假设错了，改假设而不是改代码乱试。这个习惯比任何技巧都值钱。

说点投入产出的实话。FPGA大赛对求职的加成，主要来自你能讲清楚一个完整系统的取舍，不是拿了几等奖。所以选题时优先选你能在有限时间里做出完整闭环的，哪怕题目朴素。通信基带、接口协议这类边界清楚、能分模块量化的，就是性价比高的选择。图像AI类不是不能选，是你得先确认摄像头、DDR、显示这些外设链路有现成参考或者学长带，否则时间全耗在调时序上，算法一点没碰。调试上，分模块验证加ILA抓波形是通用解，但前提是你得先有可观测的中间信号，所以设计阶段就要预留调试端口，别等出问题了才发现抓不到。你现在的板子外设和参考设计齐不齐，这个直接决定你该选哪类题。

我讲个反面例子。有同学选题时只看题目名字高级，选了实时视频目标检测，结果整学期都在跟摄像头和DDR较劲，答辩时算法部分只有几句PPT。这不是能力问题，是题目结构问题，链路太长、失败点太多、没有中间正反馈。反过来，通信基带这类题，你第一周就能在PC上验证算法，第二周定点化，第三周上板看星座图，每一步都有成就感，也方便随时调整。调试流程我个人的习惯是分三层：算法层用MATLAB或Python对，RTL层用仿真对，板级用ILA对，三层结果对不上就说明某一层的假设错了，逐层回退。别一上来就联调，那是给自己找麻烦。选题前把往届获奖名单和方案都过一遍，心里就有数了。