2026年FPGA大赛省赛选题，做智能网卡数据包过滤还是做多轴伺服控制更容易拿奖？

我先假设你们是本科在校队、目标就是省赛拿名次而不是冲国赛特等奖，那这道选择题的核心其实不是哪个方向更高级，而是哪个方向能在你们现有的三个人力和三四个月周期里，把一条可测的闭环跑出来。按这个标准，我个人偏向多轴伺服控制，理由不是它更简单，而是它的反馈周期短、指标天然可量化。

网络那条路的坑在于链路太长。千兆以太网本身就要过 PHY、MAC、CRC、FIFO 时钟域，再叠一层智能网卡的数据包过滤，等于在本来就难调的通路上再加业务逻辑。你们做过 UART 和 SPI，说明时序和状态机有底子，但以太网调试的痛点是：一旦不通，你很难判断是 PHY 配置、时钟、约束、还是上层过滤逻辑的问题，排查是逐层二分的过程，运气不好两周就没了。评委确实对网络方向熟，但熟也意味着他们一眼能看出你是不是只做了个能收包的玩具。

控制方向的好处是每一步都能测。先让单轴转起来，再接第二轴，插补算法哪怕先做简单的直线，也能拿示波器或编码器读数说话。指标如定位误差、超调量、响应时间、多轴同步偏差，都是数字，答辩时直接摆波形和表格，评委不用猜。省赛评委里做控制的老师往往更看重「闭环真的合上了」，而不是算法多花哨。

但控制方向也有个陷阱：别一上来就搞六轴加复杂轨迹规划。三个人分工建议是——一人管电机驱动和编码器接口，一人管运动控制核心（加减速、插补），一人管上位机通信和数据显示。第一个月目标定死：单轴闭环能按指令定位并读回误差。第二个月加第二轴和同步。指标做不上去通常不是算法问题，而是机械台架、编码器分辨率和采样周期没配好，这些要提前想。

如果你们队里有人已经玩过以太网协议栈，或者实验室有现成的网口板和抓包环境，那网络方向反而可能更快出彩，因为省掉了最耗时的底层打通。所以关键问题不是方向本身，而是你们手上有没有现成的板子、电机和调试工具。你们现在实验室能借到的板卡和电机是哪一类？

先说结论：你们这个配置，我建议优先考虑多轴伺服控制，但前提是别把它做成纯开环演示。原因不在难度高低，而在你们能不能在一个月内跑出可测的闭环。

网络方向的展示度确实高，评委也熟悉，但熟悉的另一面是评判标准被抬得很高。千兆以太网这条链路，PHY 配置、MAC、CRC 校验、跨时钟域 FIFO、再到上层过滤逻辑，任何一层出问题都表现为收不到包或丢包，而排查是逐层二分的过程。你们做过 UART 和 SPI，状态机和时序有底子，但以太网调试的痛点在于反馈慢——不通的时候你甚至不确定是约束没写对还是 PHY 没起来。三个人三四个月，运气不好两周就搭进去了。

控制方向不一样。伺服的位置环、速度环、电流环，每一层都有明确的输入输出和可测量的指标：跟随误差、调节时间、超调量。即使最后指标不理想，你也能说清楚卡在哪一环，答辩时有话讲。评委看到的是你对控制对象的理解，而不是一个能收包的玩具。

但这里有个取舍要注意：控制方向容易变成「我让电机转起来了」，这没有加分。真正拉开差距的是闭环性能。所以选题时要把指标提前定死，比如三轴联动的轨迹跟踪误差控制在多少、响应时间多少。指标定得越具体，你们越知道往哪使劲，答辩也越容易量化。

具体怎么落地：先搭单轴速度闭环，验证编码器反馈和 PWM 驱动；再加位置环，测阶跃响应；最后扩展到多轴联动。每加一层都要有测出来的数据。这样即使省赛只做到两轴，也是完整的故事。

最后问一句：你们实验室现在有现成的电机驱动板和编码器吗？这个条件会直接决定你们选控制方向的起步速度。

先对齐一下你们的处境：三个人、Verilog 做过 UART 和 SPI、目标是省赛拿奖。那真正该问的不是哪个方向更高级，而是哪条路能在两三个月内交出一个能测、能讲、能复现的闭环。按这个标准我偏向多轴伺服。原因很实际：伺服的位置环、速度环、电流环天然分层，每一层都有明确的输入输出和可测指标，跟随误差、调节时间、超调量，你哪怕最后指标不漂亮，也能说清楚卡在哪一环、为什么卡、下一步怎么改，答辩时这叫有内容。网络方向不是不好，是链路太长。千兆以太网要过 PHY 配置、MAC、CRC、跨时钟域 FIFO，再叠一层数据包过滤业务逻辑，等于在一条本来就难调的通路上再加东西。你们有状态机和时序底子，但以太网最难受的地方是反馈慢：不通的时候你甚至分不清是约束没写对、PHY 没起来、还是上层过滤逻辑把包吃了，只能逐层二分排查，运气不好两周就填进去了，而这两周对三个人来说就是全部缓冲。评委对网络熟悉是双刃剑，熟悉意味着他们一眼能看出你是不是只做了个能收包的玩具，展示度高但及格线也被抬高。控制方向的加分点则在于可解释性：你能把一条轴拆成编码器反馈、PID 运算、PWM 输出、位置闭环，每段都能单独测，先跑通单轴再扩到多轴，风险是分阶段释放的，即使最后只做成两轴联动，也比一个时通时不通的以太网链路更好写报告。具体步骤我建议这样：第一周先把单轴位置闭环在开发板上跑起来，用编码器或模拟反馈都行，量出阶跃响应；第二到三周做速度环加电流环内环；第四周开始加第二、第三轴，重点解决多轴之间的同步和资源复用。选题前先确认你们板子上有没有足够的电机驱动接口、编码器接口和 ADC，这往往比算法本身更容易卡人。你们手头具体是哪块板子、有没有现成的电机和编码器模块？这个条件不明确，选控制的风险其实也不小。

换个角度看这事：省赛评委看的是你能不能把问题讲清楚，而不是你用的是不是最热的方向。网络方向的麻烦在于它的失败模式是耦合的，PHY、时钟、CRC、上层过滤任何一处出问题，现象都是收不到包，你很难在答辩时把「我做到了哪一步」讲得干净。控制方向恰好相反，它是可以拆开讲的：先单轴位置闭环，再加速度环，再扩到多轴同步，每一步都有独立的波形和误差曲线作证。所以我的判断依据很简单，先问自己一个月内能不能拿出第一条可测曲线，能就选它。你们做的是位置控制还是速度控制为主，电机是步进还是伺服？这个决定了后续难度差挺多的。

我先不急着替你选，换个更前置的角度：你们三人现在的技术栈，决定了哪个方向能在省赛周期里「越做越顺」，而不是「越做越沉」。UART 和 SPI 意味着你们已经跨过了最基础的时序关，但这两者都是单时钟域、低速、点对点、状态机简单的通信。这个底子放到两个候选方向上，遭遇的第一次「陡坡」完全不同。

网络方向的第一道陡坡是跨时钟域和 PHY 握手。千兆以太网的参考时钟、GMII/RGMII 接口时钟、用户逻辑时钟往往不是同源，你会在第一个礼拜就撞上异步 FIFO 的读写指针同步问题；就算 FIFO 写对了，PHY 自协商没起来照样收不到包。更麻烦的是，这些问题在示波器和 ILA 上呈现的现象高度相似——链路没通。你们三个人如果没人有以太网调试经验，排查基本靠试，试错的成本是整周整周地烧。

控制方向的第一道陡坡是 ADC 采样和 PWM 死区的时序配合，以及位置反馈的噪声处理。这个陡坡同样不好爬，但它的好处是：你能把「没跑通」拆成「采样值不对」「PWM 没输出」「闭环发散」三种截然不同的现象，每一种都能单独定位。这是网络方向做不到的——那边所有故障都收敛成同一个现象。

再往深一层看，省赛答辩真正拉开差距的，往往不是你用了什么协议，而是你能不能讲清楚「我遇到了什么问题、我怎么定位的、我改了什么」。控制方向的天然优势就在这里：你有跟随误差曲线、有阶跃响应、有超调量，每一个都能对应到一个具体的参数调整动作。评委问「你这个超调为什么这么大」，你能答「因为速度环积分时间常数偏小，我准备下一步做参数自整定」。网络方向问「丢包率多少」，你答「千兆线速下大概百分之几」，评委再问「瓶颈在哪」，如果你自己都没做过逐层定位，这个对话就断了。

所以我的实际建议是：如果你们中有人碰过以太网或者用过带 MAC 的 IP 核，网络方向可以冲，因为陡坡已经被削掉一半；如果三个人都是纯 UART/SPI 背景，选伺服控制，把精力放在「把闭环做扎实」上，别贪多轴，先把单轴的位置环跑出可测的阶跃响应，再加轴。省赛评委对「一轴做透」的评价通常高于「三轴都只动了一下」。

另外一个容易被忽略的点：控制方向的器件和调试工具门槛更低。你们大概率手头就有电机驱动板和编码器，不需要额外买 PHY 子板、网线、交换机来搭测试环境。网络方向的测试台搭建本身就可能吃掉一到两周。

最后留个问题给你们自己判断：三个人里有没有一个人愿意在接下来两周内，每天花两小时专门啃时序约束和跨时钟域？如果有，网络方向的陡坡是可翻的；如果没有，别赌。