2026年秋招，FPGA岗和数字IC设计岗投同一家公司，简历要不要准备两份不同版本？

要拆，但别拆成两份完全不同的简历。同一家公司投两个岗，HR和面试官大概率能看到你投了哪些岗位，两份简历如果项目经历互相矛盾，反而扣分。我的做法是：主体框架、教育背景、GPA、技能总览保持一份，只调整「排序」和「技能关键词」。FPGA版把图像流水线放最前，重点写时序约束怎么调的、跨时钟域怎么处理的、板级调过什么接口；SPI Slave那个放后面，一句话带过。IC版反过来，SPI Slave放前面，突出RTL规范、状态机设计、验证思路，图像流水线作为综合和时序的佐证。课程方面，FPGA版把数字电路、FPGA原理、嵌入式放前面；IC版把半导体物理、CMOS、数字集成电路设计、Verilog/VHDL放前面。你现在的项目量其实偏少，两个方向都撑不满一页，所以更要靠排序和措辞来区分重点。你现在手头除了这两个项目，还有没有别的课设或竞赛能补进来？

先说结论：要拆，但别拆成两套完全不同的人。你2027届微电子本科，项目就两个，硬拆成两份风格迥异的简历反而容易被看出「凑」。我建议做「一稿两版」：底稿只留一份，教育背景、GPA、技能总览这些不动，只调项目和课程的排序、以及每段描述的动词和关键词。FPGA版就把图像流水线放最前，写清楚你做了哪几级流水、时钟怎么规划的、约束怎么写的、板子上跑通到什么程度；SPI Slave往后放，一句带过。IC版反过来，SPI Slave放前面，强调状态机划分、RTL规范性、有没有写testbench、有没有跑过综合。课程同理，FPGA版把数字电路、FPGA原理往前；IC版把CMOS、数字集成电路设计往前。投递前顺手看一眼JD，把里面的词替换进你的描述里，但别硬塞你根本没做过的DFT、形式验证，面试官一问就露馅。你现在除了这两个项目，还有别的课设或者竞赛能补进来吗？

要拆，但别拆成两份完全对不上的简历。更省事的做法是留一份底稿，只改排序和措辞：教育背景、GPA、技能总览不动，FPGA版把图像流水线放最前，写清做了几级流水、时钟怎么规划、约束怎么写的、板子上跑到什么程度，SPI Slave往后放一句带过；IC版反过来，SPI Slave放前面，突出状态机划分、RTL规范、有没有写testbench、跑没跑过综合，图像流水线当成时序和综合能力的佐证。课程也一样，FPGA版把数字电路、FPGA原理往前，IC版把CMOS、数字集成电路设计往前。投之前扫一眼JD，把里面的词替换进描述，但别硬塞你没做过的DFT和形式验证，面试官一问就露馅。你这两个项目都撑不满一页，所以更得靠排序来区分重点。你手头除了这两个，还有没有别的能写进去的东西？

要拆，但别拆成两个人。底稿留一份，只改排序和关键词：FPGA版把图像流水线顶上去，写清时序约束和板级调试跑到哪一步；IC版把SPI Slave提前，突出RTL规范、状态机、testbench。课程跟着换顺序就行，别硬塞没做过的DFT。你这两个项目加起来能撑满一页吗？

拆吧，但别搞成两份像两个人。共用底稿，改排序就行：FPGA版图像流水线打头，写清时序约束和板级跑到哪一步；IC版把SPI Slave提前，突出RTL和testbench。课程跟着换顺序。你这两个项目加起来撑满一页了吗？

拆，但别搞成两份人设。底稿一份，只调项目和课程的先后：FPGA版图像流水线打头，写清时序约束、跨时钟域、板级调到哪；IC版SPI Slave提前，写状态机、RTL规范、testbench。JD里的DFT、低功耗别硬塞，你没做过面试一戳就破。你这俩项目能占满一页吗？

先别急着拆，先想清楚一件事：你投同一家公司的两个岗，系统里大概率是同一个招聘账号、同一份档案，HR 拉出来看的时候，两份简历是并排的。所以问题不是「要不要两份」，而是「两份之间允许有多大差异」。差异太小，等于没拆，FPGA 岗看不出你懂时序、IC 岗看不出你懂 RTL 规范；差异太大，项目描述自相矛盾，反而显得在凑。

我的判断是走「一稿两版」，差异控制在一个维度上：排序和措辞，不动事实。事实包括你做了几级流水、SPI 状态机怎么划分、板子跑到什么程度、有没有跑综合，这些两份必须一致，一个字都不能改。变的只有谁在前谁在后，以及每段用哪套动词和名词。

具体到你的两个项目。FPGA 版把图像流水线顶上去，这段要往「工程落地」写：时钟怎么规划、跨时钟域怎么处理、约束里卡了哪些路径、板级上跑通了哪个接口、遇到过什么时序违例怎么收敛的。SPI Slave 放后面，一句「另实现 SPI Slave RTL，含状态机与 testbench」带过就行。IC 版反过来，SPI Slave 提到前面，写状态机怎么划分、RTL 有没有按规范写、testbench 覆盖了哪些场景、综合报告什么样。图像流水线退到后面，当作「有时序收敛和综合经验」的佐证。课程同理，FPGA 版数字电路、FPGA 原理、嵌入式往前；IC 版半导体物理、CMOS、数字集成电路设计往前。

有一个坑要提醒：JD 里写的 DFT、形式验证、低功耗，你没做过就别硬塞。面试官看到关键词一定会追问，问你 scan chain 怎么插、覆盖率怎么收，答不上来比不写还糟。宁可写你确实做过的，把细节讲透。

追问一句：你那个 SPI Slave 除了 testbench，跑过综合或者上过板吗？这决定 IC 版这段能写多深。

另外投递节奏上，同一家公司两个岗尽量别同一天投，隔几天，让每份简历对应到它该去的岗位，减少被并排比较的概率。当然这只是小技巧，核心还是内容本身站得住。

其实我更建议你先问自己一个问题：这两个岗你到底更想去哪个？如果心里有偏向，简历就不用五五开。主投的那个方向做「重版」，另一个做「轻版」——重版把对应项目写透，写到你面试能顺着讲十分钟；轻版只保留能证明相关能力的那部分，别硬凑。

因为你现在项目就两个，两份都撑不满一页，硬做成两份「同等用力」的简历，结果就是两份都不够深。不如集中火力。

具体说，如果主投 IC，SPI Slave 那段就展开写状态机、RTL 规范、testbench、综合结果，图像流水线压成两行；FPGA 版反过来。课程跟着主投方向排。

你更想去哪个方向？这个定了，后面都好办。

先别急着问「要不要拆」，换个角度想：你投同一家公司两个岗，真正决定你过不过简历关的，往往不是版本数量，而是你那份简历在对应JD关键词上「够不够硬」。你现在两个项目——图像流水线和SPI Slave——本身就带着明显的方向偏向：图像流水线天然偏FPGA，因为它逼你处理时钟规划、跨时钟域、板级接口、时序收敛；SPI Slave天然偏IC，因为它是标准的RTL模块，能讲状态机划分、时序逻辑、testbench怎么写。所以问题不是「要不要拆」，而是「你打算让哪份简历承担哪个岗的说服责任」。

我的判断是：拆，但只拆一层——排序和措辞，事实不动。因为同一家公司系统里你两个岗的档案大概率是并排的，HR或者面试官能看到你投了哪些。如果两份简历项目描述互相打架，比如FPGA版说图像流水线做了四级、IC版写成三级，那反而扣分。所以底稿只留一份，教育背景、GPA、技能总览这些全部不动。FPGA版把图像流水线顶到最前，写清楚你时钟怎么规划的、约束里卡了哪些路径、板子上跑通了哪个接口、调试时遇到过什么坑；SPI Slave往后压成两三行，只留「RTL设计+testbench」这个信号。IC版反过来，SPI Slave放前面，重点写状态机怎么划分、有没有写可综合的RTL、testbench覆盖了哪些场景、跑没跑过综合；图像流水线当成时序和综合能力的佐证，往前放但别展开。

课程同理，FPGA版把数字电路、FPGA原理、嵌入式往前；IC版把CMOS、数字集成电路设计、Verilog往前。但这里有个坑：JD里的低功耗、DFT、形式验证，你如果没做过，一个字都别往上写。面试官问一句「你DFT怎么做的scan chain」你就哑了。宁可用「了解基本概念」这种保守表述放在技能栏，也别塞进项目描述里。

最后提醒一句：两个项目其实都撑不满一页，所以更得靠排序来制造重点差异，而不是靠堆词。你手头除了这两个，还有没有课设、竞赛或者实习能补进去？这个决定了你到底拆得动拆不动。

拆，但只改排序不改事实。FPGA版图像流水线打头，IC版SPI Slave提前，课程跟着换顺序。低功耗、DFT你没做过就别写，一问就露。你这两个项目加起来能占满一页吗？