2026年电赛FPGA赛题越来越偏向AI推理，只练过UART和状态机的队伍还有机会拿省奖吗？

先说结论：有机会，但要看你们省赛的题目池和你们队想拿什么样的奖。大二、只练过UART和状态机，三个月内硬啃HLS加量化部署，风险其实不小——工具链能跑通不代表比赛现场四小时能调出来，时序一崩、DMA一挂，前面所有验证都白做。

更现实的做法是把AI题拆开看：它考的核心往往不是深度学习本身，而是数据流控制、片上存储、带宽和定点运算。CNN加速说白了就是「按行缓存、乘加阵列、再累加输出」，你们练的状态机恰恰是控制这些模块的基础。所以不用从零学反向传播，重点补的是AXI-Stream握手、双口BRAM/乒乓缓存、以及定点数（Q格式）的截位和饱和处理。

三个月可以这样分：前一个月用现成的小网络（比如几层的卷积加池化）在PC上量化好、导出权重，板子上只做推理；中间一个月搭一个能跑通的最小数据通路，先不管性能；最后一个月再谈流水线和并行度。同时留一条退路——赛题里通常还有偏图像预处理、接口协议、控制类的方向，别把三个人全押在AI上。

另外提醒一句：AI题有「包装」成分，很多题本质是给定输入输出、把固定网络跑对就行，真正难的队伍反而卡在时序收敛和散热上。你们现在用的是哪家的开发板和工具链？这直接决定三个月够不够。

我按一条主线说：电赛FPGA的AI题，门槛不在「会不会深度学习」，而在「能不能在有限资源和时间里把数据搬对、算对」。

先看因果。CNN推理在FPGA上无非三件事：把输入特征图搬进来、和权重做乘加、把结果写出去。乘加阵列是资源问题，真正吃时间的是搬运和存储——一行数据要复用多少次、片上缓存够不够、DDR带宽跟不跟得上。这些恰好是数字电路基本功，跟你们练的串口接收、状态机调度是同一套思维：谁先谁后、什么时候握手、什么时候该等。

所以学习路径不该是「先学Python和PyTorch再学HLS」，而是反过来：先在PC上拿一个已经训练好的小模型，用工具把它转成定点权重，导出成coe或txt，然后在FPGA里手写一个最朴素的数据通路把它跑对。跑对之后再谈优化：加流水线、加并行、做乒乓缓存。HLS可以用，但建议至少有一条手写RTL的版本兜底，因为HLS的综合结果和时序你不一定控得住。

取舍上，三个月的时间要分清楚「必须会」和「可以查」：AXI-Stream握手、定点量化规则、BRAM读写冲突、时序约束这几样必须自己踩过一遍；至于网络结构怎么选、哪层该融合，可以查资料、可以问学长，不必从零推导。

再说省奖。省赛的评分里，功能实现和现场演示占大头，性能是加分项。也就是说，一个能稳定跑通、演示不翻车的「简化版AI题」，往往比一个跑得快但现场崩掉的完整版更划算。如果你们省往年AI题出现频率不高，选控制类传统题其实更稳，把省下来的时间用来打磨基础模块的鲁棒性。

最后一个判断依据：让队里一个人用一周时间，试着把一个小卷积层在板子上跑通。跑通了，说明这条路可走；跑不通，及时换题，别拖到赛前一个月。你们板子上的DDR和BRAM大概是什么规格？这决定了能塞多大的网络。

先别急着把「学HLS」和「选控制题」当成二选一。你们三个人大二，练过UART、数码管、状态机，这其实是很好的底子——因为AI推理题里真正卡人的往往不是神经网络理论，而是数据怎么搬、缓存怎么排、什么时候握手。CNN加速拆开看就是行缓存、乘加、累加输出，控制这些模块的时序思维和你们写状态机是同一套。

但也要说清楚风险：三个月从零到能现场调通一个量化模型，时间很紧。工具链在实验室跑通不等于比赛四小时能复现，时序一崩、DMA一挂，前面验证全白做。所以我的建议是别赌单一方向。可以花两到三周做一个最小验证：PC上拿一个几层的小卷积网络，量化成定点、导出权重，板子上手写一个最朴素的数据通路把它跑对，先不管性能。跑通了这个，你对AI题就有底了，再决定省赛报哪类。

另一个维度是选题策略。省赛题目池每年不一样，AI题有时是「包装」——外壳是CNN，内核考的还是数据流和存储带宽，这种题对基本功扎实的队伍反而友好；但也可能真要求端到端部署，那就不是三个月能稳的。所以更稳的做法是：队伍里留一个人继续打磨传统控制题的手感，另外两个人去啃定点运算和AXI-Stream，最后按当年题目临时定。你们现在最该确认的是：手头开发板是什么型号、有没有DDR、平时用的什么工具链？这直接决定AI题能不能碰。

我按一条主线说：AI题的门槛到底在哪。很多人以为门槛是「会不会深度学习」，其实不是。CNN推理在FPGA上无非三件事：把输入特征图搬进来、和权重做乘加、把结果写出去。乘加阵列是资源问题，真正吃时间的是搬运和存储——一行数据复用多少次、片上缓存够不够、带宽跟不跟得上。这些恰好是数字电路基本功，和你们练的串口接收、状态机调度是同一套思维：谁先谁后、什么时候握手、什么时候该等。

所以学习路径不该是「先学Python和PyTorch再学HLS」，而是反过来。先在PC上拿一个已经训练好的小模型，用工具把它转成定点权重，导出成coe或txt，然后在FPGA里手写一个最朴素的数据通路把它跑对。跑对之后再谈优化：加流水线、加并行、做乒乓缓存。HLS可以用，但建议至少有一条手写数据通路，否则出了问题你根本不知道是工具生成的逻辑有问题还是你的约束写错了。

那三个月怎么分配？我的看法是，第一个月只做一件事：把一个小网络在板子上跑通，哪怕慢得像蜗牛。这一步过了，你就跨过了「AI题是玄学」的心理门槛。第二个月补定点数的截位和饱和处理、AXI-Stream握手、双口BRAM乒乓缓存这些具体模块。第三个月再谈性能，以及根据当年题目决定是继续深入还是切回控制题。

这里有个取舍要讲清楚：省奖不是靠把AI题做到极致拿的，很多时候是靠「做出来一个能演示、指标不拉胯」的完整作品。传统控制题如果你们有把握做得干净漂亮，拿奖概率未必比硬啃AI低。反过来，如果你们队里有人对数据通路和时序特别有感觉，AI题反而是拉开差距的机会，因为大部分队伍会卡在部署上而不是算法上。

最后提醒一句，别把「学过什么」当成选题依据，要看「三个月能交付什么」。你们现在板子上的存储资源大概是什么规格？这个不说清楚，AI题能不能碰其实很难判断。

先说一个容易被忽略的事实：省赛的AI题，大多数队伍做出来的东西并不「AI」。我见过不少现场，最后跑通的那几队，模型就三四层卷积加池化，输入分辨率压到很小，权重是提前在PC上量化好的定点数。真正拉开差距的是谁的数据通路先跑对、谁的时序先收敛。所以你们练的串口和状态机不是白练，那是控制握手、控制读写、控制流水启停的基本功，恰好是这类题的地基。

三个月怎么用，我给一个不太一样的切法：不要按「先学完知识再动手」的顺序走，那样时间一定不够。把它当成一次工程交付来排。第一个月，目标定得极低——在板子上把一组预先算好的卷积结果复现出来，输入、权重、输出都用小尺寸，能对得上PC的参考值就算赢，性能完全不看。这一步会逼你把定点格式、截位、饱和这些绕不过去的东西搞明白，比看十篇教程有用。第二个月再谈优化，行缓存、乒乓、并行度，这时候你已经有基准可以对比了。第三个月留给联调和应急预案。

风险要讲清楚：HLS确实能省事，但它生成的时序你未必看得懂，出了问题定位成本很高。所以建议至少保留一条手写的数据通路作为兜底，HLS当加速手段而不是唯一依赖。另外别忽视一个现实——AI题的评分里，演示效果和稳定复现往往占不小比重，现场跑挂一次，前面所有优化都归零。

至于选控制题还是AI题，个人感觉不用现在就赌。花两周做上面那个最小验证，跑通了，你心里就有数了；跑不通，也不亏，那两周学到的东西对控制题一样有用。你们板子现在用的是哪家的开发环境， Vivado 还是 Quartus？这个会影响后面工具链选型的建议。