2026年电赛FPGA控制题，用状态机写多路PWM和编码器采集，为什么老手都推荐三段式而不是一段式？

先别急着把锅全扣在「一段式」这三个字上。一段式和三段式综合出来的触发器数量基本一样，因为状态编码和输出逻辑拆不拆成always块，工具该推的寄存器还是那些；面积差异通常很小，真正拉开差距的是仿真和上板的时序行为。一段式的典型写法是把状态跳转、次态计算、输出赋值揉在一个时序块里，输出直接依赖当前状态甚至依赖组合逻辑中间量。仿真时信号是理想的，看起来对；上板后组合路径变长、布线延迟进来，输出就可能出毛刺，或者和时钟沿抢跑，表现为PWM偶尔丢一拍、编码器计数偶尔跳变。多路PWM这种场景尤其敏感，因为输出路数多、每路都要在同一个时钟域里对齐更新，一段式里任何一路的组合逻辑变长都会拖累整块时序。三段式的价值在于：状态寄存器一段、次态组合一段、输出寄存器一段，输出被时序化后毛刺被吃掉，时序报告也干净，你能清楚看到关键路径在哪。电赛现场最怕的就是「仿真过、上板偶发」，这种问题调试成本极高，所以老手宁可用三段式换确定性。顺带说一句，编码器采集那边更该注意同步和消抖，四倍频还是单倍频、有没有用D触发器打两拍，往往比状态机写法影响更大。你现在用的是哪块板子、编码器是增量式还是绝对式？这决定了排查顺序。

我按「为什么老手会形成这个习惯」这条线说。电赛控制题的时间压力很大，通常几天内要调通PWM、编码器、通信、显示，没人有精力去逐条追时序违例。三段式最大的好处不是面积或速度，而是可读性和可调试性：状态转移写成case、次态单独算、输出单独寄存，你在SignalTap里抓波形时，状态机处于哪个状态、下一拍去哪、输出什么时候变，是一目了然的。一段式把这些混在一起，出问题时你很难判断是状态跳错了还是输出组合逻辑毛刺。更关键的是多路PWM的更新一致性问题。假设你有四路PWM共享一个周期计数器，占空比在某个事件到来时统一更新，如果用一段式把更新逻辑和状态判断写在一起，综合工具可能把某几路优化成不同的路径深度，上板后各路更新的时刻就会错开，电机或舵机就会抖。三段式把输出全部打一拍，虽然多一个时钟周期延迟，但四路对齐是确定的。这个延迟在控制环里通常可以接受，因为你本来就有采样周期。取舍上：如果你只做单路PWM、时钟频率很低、时序余量巨大，一段式也能跑，别被教条绑住；但只要涉及多路输出、外部异步信号、或者要跑较高时钟，三段式是更稳的默认选择。学习路径上我建议先把三段式当模板练熟，再回头理解一段式为什么在简单场景也能用，这样面试被问到「两者区别」时你能讲出因果而不是背结论。你目前主时钟打算跑多少兆，编码器信号有没有先过同步器？

先给你一个判断：一段式上板偶尔出错，八成不是面积问题，而是输出路径的组合逻辑太长、以及多路信号更新时刻不一致。综合面积上两者差别通常很小，工具该推的寄存器一个不少；真正拉开差距的是时序余量和确定性。

多路PWM为什么会踩这个坑？假设你有四路PWM共享同一个周期计数器，占空比在某个状态统一更新。一段式里，状态判断、比较值更新、输出赋值揉在一起，综合器对四路可能给出不同的逻辑深度，上板后四路翻转时刻错开几个ns，电机或舵机就会抖，严重时某一路直接丢拍。仿真时信号是理想的，看不出这种错位，所以你队友的现象非常典型。

三段式的做法是把状态寄存器、次态组合、输出寄存分成三块，输出打一拍。代价是多一个时钟周期延迟，对PWM这种周期级应用基本无感；收益是四路输出对齐确定、毛刺被触发器吃掉、时序报告干净。

排查顺序建议：先上SignalTap抓PWM输出和状态机当前态，确认出错是丢拍还是错位；再把输出逻辑单独打一拍试试，很多问题立刻消失；最后看时序报告里PWM相关路径的slack。

替代做法：如果不想大改架构，至少把输出和状态判断拆开，输出用独立always块寄存。你现在的板子主频和PWM路数大概是多少？这会影响到底要不要上三段式。

这个问题值得往深里说一层，因为很多人对三段式的理解停留在「网上都这么说」，真要问为什么，答不上来。

先说因果链。一段式和三段式综合出来的触发器数量基本一样，状态编码怎么拆always块，工具该推的寄存器还是那些，面积差异通常很小。差异出在时序行为上。一段式的典型写法是把状态跳转、次态计算、输出赋值揉在一个时序块里，输出直接依赖当前状态，甚至依赖组合逻辑中间量。仿真时信号理想，看起来对；上板后组合路径变长、布线延迟进来，输出就可能出毛刺，或者和时钟沿抢跑。多路PWM这种场景尤其敏感，因为输出路数多、每路都要在同一时钟域对齐更新，一段式里任何一路组合逻辑变长都会拖累整块时序。三段式把输出时序化，毛刺被吃掉，时序报告干净，你能清楚看到关键路径在哪。

再说取舍。三段式不是没有代价，多一个时钟周期延迟，状态多一层寄存器。对电赛控制题这种周期级、毫秒级的场景，这点延迟基本无感；但对高速流水线设计，一拍延迟可能就是关键。所以「老手推荐三段式」有前提，是控制类、低频、多路对齐需求强的场景，不是万能公式。

最后说学习路径。如果你现在还在备赛阶段，建议先把手写三段式的模板练熟，形成肌肉记忆：状态寄存器一段、次态组合一段、输出寄存器一段。然后拿一个真实的多路PWM加编码器采集的小系统，故意用一段式写一遍，用SignalTap抓波形对比，你会对「为什么」有身体记忆，比看十篇帖子都管用。

编码器采集那边还有个容易忽略的点：编码器信号是异步的，进FPGA前最好做两级同步，再配合方向判断和计数。这部分和状态机写几段关系不大，但同样是上板偶尔出错的常见来源。你现在的编码器是增量式还是绝对式，信号有没有先过同步？