2026年FPGA工程师想从通信基带转AI推理加速，简历上只有OFDM和DDC项目，面试官问「你怎么理解算子融合」该怎么补？

先说结论：别急着上YOLO。你现在最缺的不是「跑通一个大模型」，而是能把通信里已经会的东西翻译成AI加速的语言。算子融合说白了就是减少中间结果的搬运和kernel启动开销，你其实天天在做——DDC里把混频、抽取、滤波串成一条流水，本质就是把多个算子揉在一起减少访存。面试时你可以这么答：融合的动机是访存墙和调度开销，判断能不能融要看算子间的数据依赖、是否逐元素、有没有归约维度。补项目的话，我建议自己写一个小CNN（比如两三层卷积）的定点加速器，重点是显式做一次Conv+BN+ReLU的融合，把前后对比的带宽和周期数记下来。这个项目小但能讲清楚原理，比调一个现成的YOLO demo管用得多。你现在的板子是什么型号，DSP和BRAM大概什么规模？

算子融合这事你别被名字唬住，本质就是别让中间结果来回跑DDR。你做的DDC里，混频、抽取、滤波串成流水，本来就是融合的思路——把能在一个数据流里连续做完的事，别拆成三次读写。AI那边Conv+BN+ReLU能融，也是同一个道理：BN是逐通道的仿射变换，可以折进卷积权重里；ReLU是逐元素，跟在后面顺手做掉，省一次中间张量的搬运和kernel启动。面试时你就这么讲，先讲动机（访存墙、调度开销），再讲判断依据（数据依赖、是否逐元素、有没有归约维度），最后举你自己DDC的例子对照，比背定义强。项目别急着上YOLO，那玩意儿你调通了也讲不清里面发生了什么。写个两层卷积的定点小加速器，显式做一次Conv+BN+ReLU融合，把融合前后的带宽和周期数记下来，这就是能讲透的素材。你现在手头板子的DSP和BRAM大概什么规模？

先说个反直觉的：面试官问算子融合，多半不是想听你背定义，而是想确认你有没有「访存意识」。你做过DDC，混频、抽取、滤波串成一条流水线，中间结果根本不落DDR，这本身就是融合。所以答题时别急着说AI，先讲通信里的直觉：能在一个数据流里连续做完的事，就不要拆成三次读写。再迁移到Conv+BN+ReLU：BN是逐通道仿射，能折进卷积权重；ReLU逐元素，跟在后面顺手做掉。判断能不能融，看数据依赖、是不是逐元素、有没有归约维度。项目上我偏向自写两层卷积的定点小加速器，显式做一次融合并记录带宽和周期数，比部署YOLO更能讲透。你目前板子的DSP和BRAM大概什么规模？

算子融合你其实天天在做：DDC里混频、抽取、滤波串一条流水，中间结果不落DDR，这就是融合。面试就这么讲，别背定义。项目别上YOLO，写个两层卷积的定点小加速器，把Conv+BN+ReLU融一次，记下带宽和周期数。你板子DSP和BRAM什么规模？

通信转AI，简历上最忌讳的就是只堆一个YOLO部署。原因很现实：YOLO跑通靠的是现成工具链和别人的IP，面试官一追问「后处理怎么做的、为什么这块放PS」，你大概率答不上来，反而暴露了底子虚。自己写两层卷积的定点加速器就踏实多了，规模小、可控，每一行RTL你都知道在干嘛。

补项目的正确姿势不是「做个CNN」，而是「用通信的视角讲一个AI的问题」。比如你写这个加速器时，把特征图当成一帧数据流，卷积核当成系数，行缓存复用就是滑动窗口——这套思维你在DDC的抽取滤波里早就有。显式做一次Conv+BN+ReLU融合，融合前跑一遍记DDR读写字节数和总周期，融合后跑一遍再记一次，两个数字往简历上一摆，比「熟悉AI推理」这种空话强十倍。

风险也要说清楚：小加速器讲不出吞吐量、讲不出多核调度，面试官可能会问「你怎么扩展到ResNet」。这时候别硬编，老实说「我目前只做到这个规模，但我知道瓶颈在哪，比如片上缓存不够时就要分块」。承认边界比吹牛安全。

另外量化校准别空着，哪怕你只做过对称量化的per-tensor，也要能说清校准集怎么选、为什么用KL散度或min-max、饱和截断的影响。这些概念跟定点基带的位宽分析是一脉相承的，你其实有基础，只是没用AI的词包装。你现在是打算先补项目再投，还是边投边补？

别纠结YOLO还是自研CNN，先想清楚面试官真正想听什么。他问算子融合，不是考你名词，是看你有没有「数据搬运算不算得清」的意识。你OFDM里IFFT前后加CP、DDC里多级抽取，哪一步不是在省搬运？这就是答案的素材。

所以补项目的标准只有一个：能不能让你在十分钟内把一次融合讲透，包括为什么能融、融完省了多少。两层卷积足够，重点是把融合前后的带宽和周期数记下来。规模小不是缺点，讲不清才是。

先说个可能让你不太舒服的判断：你现在的瓶颈不是「缺一个AI项目」，而是「不知道面试官问这些问题时在称什么」。算子融合、量化校准、算力利用率，这三个词看着是AI术语，其实考的都是同一件事——你有没有把一次计算从算法到硬件的整个链路在脑子里跑通过。你做过OFDM和DDC，这条链路你其实是通的，只是没往AI上翻译过。

拿算子融合举例。面试官问这个，通常不是要你背「Conv+BN+ReLU可以融合」这种结论，而是想听你讲清楚：为什么能融、融了省什么、什么情况下融不了。能融的本质是算子之间没有跨通道的归约依赖，BN是逐通道仿射、可以折进卷积权重，ReLU是逐元素、顺手就做了。省的是什么？省的是中间张量来回跑DDR的带宽，以及多次kernel启动的调度开销。这套逻辑你其实在DDC里天天用——混频、抽取、滤波串成一条流水，中间结果不落DDR，这就是融合的思路。所以面试时你可以先讲通信里的直觉，再迁移到AI，比直接背定义可信得多。

那补什么项目？我的建议是别碰YOLO部署。原因很直接：YOLO跑通主要靠现成工具链和别人的IP，面试官一追问后处理怎么做的、为什么这块放PS、量化误差怎么控，你大概率答不上，反而暴露底子虚。自己写一个两层卷积的定点小加速器要踏实得多，规模小、每一行RTL你都知道在干嘛。关键不是「做了个CNN」，而是显式做一次Conv+BN+ReLU融合，融合前跑一遍记下DDR读写字节数和总周期，融合后再跑一遍再记一次，两个数字往简历上一摆，比写「熟悉AI推理」强十倍。

风险也要提前想清楚：小加速器讲不出吞吐量、讲不出多核调度，面试官可能会追问「你怎么扩展到ResNet」。这时候你的回答应该落在方法论上——行缓存复用、分块、双缓冲这些你在通信里用过的套路，怎么迁移到更大的特征图。答得出这层，项目大小就不重要了。

你现在的板子DSP和BRAM大概什么规模？这个直接决定你能做到什么并行度，也决定面试时能讲多细。

通信转AI这件事，简历上最缺的不是「大项目」，是「能自圆其说的小项目」。你三年基带经验其实是资产，不是包袱——OFDM里IFFT前后加CP、DDC里多级抽取滤波，这些都在处理「数据怎么少搬一次」的问题，和AI加速的核心矛盾是同一个。所以补项目的目标不是堆规模，而是造一个能让你把通信直觉翻译成AI语言的载体。

具体做法：自己写一个两层卷积的定点小加速器，输入通道和尺寸别贪大，够你在板子上跑通、能测数就行。重点是显式做一次Conv+BN+ReLU融合，融合前后各测一次DDR读写字节数和总周期数，把这两个数字记住。面试时你就有话说了：为什么能融、融完省了多少、判断依据是什么。

量化校准这块也要补一嘴，不用做很复杂，把训练后量化的流程走一遍，知道校准集是干嘛的、对称和非对称量化的区别在哪，就够应付初面了。你目前FPGA上DSP和BRAM大概什么规模？

先说一个可能不太中听的判断：你问「补YOLO还是自写CNN」，其实问错了方向。真正卡住你的不是项目选型，而是你还没把「算子融合」这四个字和自己干过的事接上。面试官问这个，八成不是要你背定义，是想听你有没有访存意识——也就是你知不知道一次计算里，时间和功耗到底花在哪。

这条链路的因果是这样的：AI推理加速的核心矛盾是访存墙，算力早就过剩了，瓶颈在数据从DDR搬到片上、再从片上搬回去。算子融合之所以存在，就是因为它能砍掉中间张量的往返搬运，顺带省掉多次kernel启动的调度开销。判断一个融合能不能做，看三点：算子之间有没有跨通道的归约依赖、是不是逐元素、能不能折进权重。Conv+BN+ReLU能融，因为BN是逐通道仿射、能折进卷积权重，ReLU逐元素顺手就做了。

你做过DDC，混频、抽取、滤波串成一条流水，中间结果根本不落DDR——这就是融合，只是你没往这个词上翻译。所以你缺的不是新知识，是翻译动作。

那项目怎么选？我的取舍是这样的：YOLO部署能过初筛，但过不了追问。它跑通靠的是现成工具链和别人的IP，面试官一句「后处理为什么放PS、这块延迟怎么算的」就能把你问穿，反而暴露底子虚。自写一个两层卷积的定点小加速器，规模小但每一行RTL你都知道在干嘛，可控。重点不是让它跑多快，而是显式做一次Conv+BN+ReLU融合，融合前后各测一次DDR读写字节数和总周期数，把这两个数字记住。面试时你就有话说了：为什么能融、融完省了多少、依据是什么。

量化校准和算力利用率同理，别贪大。把训练后量化的流程走一遍，知道校准集干嘛用的、对称和非对称量化差在哪，够应付初面。算力利用率就讲你自己那个小加速器的实测值，诚实比吹牛值钱。

风险也说清楚：小加速器讲不出吞吐量和多核调度，面试官可能追问「你怎么扩展到ResNet」。这时候别硬答，坦白说规模受限、但原理链路是通的，比编一套强。你现在的板子DSP和BRAM大概什么规模？这个决定了你那个小加速器能跑多大。

先说结论：算子融合这个概念，你其实不需要从头学，你需要的是把它翻译成你已有的语言。

面试官问「你怎么理解算子融合」，他真正想听的不是定义，而是你有没有意识到一件事——AI推理里算力早就过剩，瓶颈在数据搬运。融合的意义就是把中间张量少往DDR里搬一次，顺带省掉多次kernel启动的调度开销。你想想你的DDC：混频、抽取、滤波串成一条流水，中间结果根本不落DDR，只在一个数据流里连续处理完。这本身就是融合的思路，只不过通信里没人这么叫它。

所以答题可以这样组织：先讲动机（访存墙、调度开销），再讲判断依据（算子之间有没有跨通道归约依赖、是不是逐元素、能不能折进权重），最后落到Conv+BN+ReLU——BN是逐通道仿射能折进卷积权重，ReLU逐元素顺手做掉，所以能融。

这里有个小例子帮你自查：如果BN的均值方差是在推理时动态算出来的，还能不能折进权重？答案是能，因为推理阶段BN参数是固定的，这就是训练后量化的前提。你能自己想到这一层，面试官会觉得你理解得比背定义的深。

项目上我个人偏向自写两层卷积的定点小加速器，别上YOLO。原因很现实：YOLO你调通靠的是现成工具链，面试官一追问后处理怎么做的、为什么这块放PS，你大概率答不上来，反而暴露底子虚。自己写的小加速器每一行RTL你都知道在干嘛，显式做一次Conv+BN+ReLU融合，融合前后各测一次DDR读写字节数和总周期数，这两个数字往简历上一摆，比「熟悉AI推理」强十倍。

风险也说清楚：小加速器讲不出吞吐量和多核调度，面试官可能追问你怎么扩展到ResNet这种多分支结构。提前想好这个问题的答案，比如权重预取和双缓冲怎么设计。

你现在手头板子的DSP和BRAM大概什么规模？这个决定了你能做多大的feature map。