2026年大学生FPGA毕业设计选题：想做「基于紫光同创盘古板的实时手势识别」，导师嫌太偏AI，换成什么方向既好答辩又能写进简历？

先说结论：把题目改成「基于紫光同创盘古板的实时手势区域检测与多路视频拼接系统」就稳了。核心链路是摄像头采集、DDR 缓存、多路缩放拼接、运动/肤色等轻量特征做手部区域粗定位，最后挂一个极小的 CNN 只做分类，权重直接固化进片上 ROM，不训练、不调参。这样答辩时你讲的是硬件数据通路：行缓存怎么设计、跨时钟域怎么处理、带宽怎么算、拼接分辨率与帧率怎么折中，AI 部分只占一句话的功夫。简历上也好看，写的是「FPGA 图像流水线 + 定点加速」，比写「跑了个模型」有分量。个人感觉导师反对的不是智能处理，是你把 90% 工作量放在调模型上。可以先问导师一句：这个板子的 DDR 容量和摄像头接口型号定下来没有，这直接决定你能拼几路。

我按「RISC-V 软核 + 自定义指令加速」这条线帮你捋一遍，因为它同时满足硬件架构、智能点缀、答辩好讲三个条件，而且简历上比手势识别更稀缺。

先想清楚导师的顾虑从哪来。手势识别的问题不是不能做，是它的难点全在数据集、标注、网络结构上，这些是软件和算法的活，你的板子基本只当了个加速器。答辩老师一问「你的创新点在哪」，你只能答「我换了个网络」，这就很虚。反过来，纯通信类比如 OFDM 基带、纯控制类比如电机 FOC，硬件工作量够，但确实容易撞题、也难写出差异化。

所以中间地带是：让 AI 成为系统里一个可被硬件描述的功能模块，而不是整个系统的卖点。具体做法是在盘古板上跑一个轻量 RISC-V 软核（比如 PicoRV32 这类开源核），负责控制流和简单的分类判决，然后用自定义指令扩展去加速其中最耗时的算子——比如卷积的乘累加、或者特征向量的距离计算。这样你答辩讲三层：软核怎么裁剪、总线怎么接、自定义指令怎么在数据通路里并行展开。每一层都是能画图、能测时序、能报资源占用率的硬货。

往深一层说，这条路的取舍在学习成本上。你得同时碰 RTL、SoC 集成、指令集扩展和一点编译工具链（至少要让 C 代码能编译出用到自定义指令的汇编）。如果时间只有三四个月，建议砍掉工具链那部分，用手写汇编或 intrinsics 直接调用，答辩时说清楚「这是原型验证，编译器支持留作后续工作」，老师一般能接受。如果你有一整个学年，那把 GCC 的 machine description 改一改，简历上能多写一行「指令集扩展 + 工具链适配」，含金量明显不同。

验证路径也要提前想好。软核部分用仿真跑通指令，加速部分做定点与浮点的误差对比，整个系统用一个具体任务收尾——可以还是手势，但只做三到五类的粗分类，重点是展示加速前后周期数或延迟的下降。这样 AI 是点缀，加速比才是主角。

最后提醒一个常见误区：别一上来就堆多核或者上 Linux，盘古板的资源和外设支持未必撑得住，先把单核加一条自定义指令做扎实，比什么都强。你现在的 Verilog 和计算机组成基础大概到什么程度，这个会直接决定要不要碰工具链。

补一个容易被忽略的维度：选题的「可失败性」。手势识别这类题目最大的风险是——硬件全搭好了，模型精度上不去，最后答辩只能拿个 70% 的准确率硬撑，很被动。所以换方向时优先选那种「即使智能部分效果一般，硬件主体仍然成立」的题。

按这个标准，「多路视频拼接 + 轻量分类」就比纯识别安全得多。拼接本身是确定性的，带宽、缓存、同步做好了就是做好了，分类哪怕只有四类、准确率一般，你也能说这是演示性功能。答辩老师看到的是一个完整的视频流水线，不会揪着准确率不放。

另一个替代做法是把智能处理换成「非神经网络的判决逻辑」，比如基于形态学或帧间差分的动作触发，硬件上用流水线实现，同样能讲并行和吞吐。这样连 CNN 都省了，风险更低，代价是简历上「AI」这个词弱一些。

还有个小例子：有同学做的是「盘古板上的多路视频缩放与拼接显示」，智能部分只加了个运动目标框选，答辩时把重点放在 AXI 带宽利用率和行缓存复用上，反而拿了高分。所以关键不是做不做 AI，是让硬件架构成为不可替代的主角。你板子到手了吗，外设资料齐不齐？

我换个角度说，别急着换题，先想清楚导师为什么觉得「偏AI」。多数情况下他不是讨厌神经网络，而是答辩现场他没法帮你兜——评委问「你的硬件贡献是什么」，你答「我搭了个平台跑模型」，这个答案在FPGA毕设里是站不住的，因为平台本身没体现你的设计能力。所以真正要做的不是把AI删掉，而是把AI从「主角」降级成「系统里的一个模块」，让硬件数据通路成为主干。

沿这条主线，我建议你往「多路视频拼接 + 轻量分类」这个组合上靠，理由不是它安全，而是它的工作量分布天然合理。拼接这条链上全是硬活：摄像头采集的时序对齐、跨时钟域处理、行/场缓存设计、DDR带宽预算、多路缩放时的插值取舍、输出时序生成。这些东西你做完，答辩时能拿出波形、能算带宽、能讲清每一级流水线的延迟，评委不会追着问创新点，因为工程复杂度本身就摆在那。分类部分只保留一个极小的网络，做几类手势判决，权重固化在片上ROM，不训练不调参，你只需要讲定点化怎么做的、乘法器怎么复用的。

关键取舍在于：拼接的分辨率和路数要提前算清楚，别贪。盘古板这类板子的DDR带宽和片上BRAM是硬约束，拼两路720p和拼四路1080p完全是两个难度。常见做法是先定输出分辨率，再倒推每路的缩放比例和缓存深度，把带宽算出来留30%余量。这一步想清楚了，后面才不会返工。

学习路径上，先别碰AI。把采集到显示的整条链路跑通，能出稳定图像了，再往里塞分类模块。很多人反过来，先调模型，结果硬件链路一直没通，最后两头都虚。

简历上这么写反而更有分量：「FPGA多路视频实时拼接系统，含定点化轻量分类加速」。比「基于深度学习的手势识别」实在得多，因为前者证明你会做系统，后者只证明你会跑别人的代码。

你导师那边，可以试探一句：他更在意答辩时硬件工作量够不够，还是选题本身要避开AI方向？这两者应对方式不一样。