2026年秋招投FPGA岗，简历上写「做过图像处理项目」，面试官却问「你负责的是算法还是硬件通路」，该怎么答才不露怯？

其实面试官问「算法还是硬件通路」，大概率不是要为难你，而是想确认你对项目的掌控边界。你可以直接坦白：这个项目我主要做的是硬件通路部分，算法用的是现成的或者参考的，然后马上把话题拉到你真正动手的环节上。比如你说：HLS 那块是我写的，我把某个滤波/缩放算子从 C 改成 HLS，调 directive 让它流水化；IP 集成、AXI 接口对接、DMA 搬数据、时序约束和上板调试是我做的。关键是别只说「我调了 Vivado」，而要说出你改了什么、为什么改、结果如何。如果算法确实不是你做的，就大方承认，然后补一句你理解它的数据流和资源开销。面试官更怕的是你含糊其辞，把别人的活全揽在自己身上。你当时这个项目里，HLS 和 IP 之外，有没有自己写过一点 RTL 或者约束文件？

先说结论：面试官问这句，八成不是在挑你算法不行，而是想看你有没有边界感。硬答「都是我做的」反而最危险，因为往下问两层就露了。比较稳的答法是先划清范围，再把你真正动手的部分讲透。你可以这么组织：算法是参考的/现成的，我主要负责硬件通路落地——HLS 里哪几个算子是我改的、为了流水线加了什么 directive、AXI 接口和 DMA 怎么接、时序哪里没过怎么修的、上板后画面有没有撕裂或者延迟。哪怕你只写了约束文件、只调通了一路 VDMA，也把那个点讲细。面试官怕的是含糊，不是怕你做得少。另外提前把项目拆成算法选型、模块划分、接口设计、时序收敛、上板调试五块，自己标一下哪块亲手做过。你目前这个项目里，除了 HLS 和 IP，有没有哪一段 RTL 或者约束是你自己写的？

先别急着给自己贴「算法不行」的标签。面试官这句多半是想确认边界感，不是要考你卷积推导。比较稳的做法是当场把项目切成五块自报家门：算法选型、模块划分、接口设计、时序收敛、上板调试。然后直接说，算法是参考现成的，我主要在硬件通路这块。接着把话题钉在你亲手改过的地方：HLS 里哪个算子是你从 C 改过来的、加了什么 directive 让它流水起来、AXI 接口和 DMA 怎么接、时序没过时你动了哪条约束、上板后有没有撕裂或延迟。哪怕你只调通了一路 VDMA，也把那个点讲细。面试官怕的是含糊，不是怕你做得少。你那个项目里，除了 HLS 和 IP，有没有一段 RTL 或者约束是你自己写的？

其实面试官问这句多半是在确认边界，不是考你算法。你可以直接说：算法是参考现成的，我主要负责硬件通路落地。然后马上钉住一个你亲手改过的点，比如 HLS 里哪个算子、加了什么 directive、上板后什么现象。你项目里除了 IP 集成，有没有一段 RTL 或约束是你自己写的？

面试官问这句，其实是在给你机会划边界，不是在挑刺。你越含糊，他越会往下追两层，追到你答不上来才尴尬。比较稳的答法是先认领范围，再讲透一个点。可以这么说：算法这块我用的是参考方案，没做选型推导；我的工作主要在硬件通路，比如把某个算子从 C 改成 HLS，调 directive 让它流水化，把 AXI 接口和 DMA 接起来搬数据，时序没过的时候改了哪条约束，上板后画面有没有撕裂或者延迟。你不需要样样都做过，但至少要有一段是你真动手改过的，讲得出改之前什么样、改之后什么现象。另外提前把项目拆成算法选型、模块划分、接口设计、时序收敛、上板调试五块，自己标一下哪块亲手做过、哪块只是了解。面试官怕的是含糊，不是怕你做得少。你那个 Zynq 项目里，HLS 和 IP 之外有没有自己写过一点 RTL？

先给你吃颗定心丸：本科应届做 Zynq 图像处理，大部分时间花在 HLS 和现成 IP 上，这本身很正常，面试官也清楚。他问「算法还是硬件通路」，真正想确认的是你有没有边界感、有没有一段能讲到底的工程细节。所以别硬撑说算法也是我做的，往下问两层就露了；也别一句「我就调了 Vivado」把自己讲没了。

比较实用的准备方式，是提前把项目拆成五块：算法选型、模块划分、接口设计、时序收敛、上板调试。每一块自己标一个状态——亲手做过、参与过、只是了解。标完之后你会发现，能讲透的往往集中在后三块，这恰恰是 FPGA 岗最看重的部分，不用觉得低人一等。

举个具体例子。假设你做的是实时图像缩放加滤波。算法选型你可以说：双线性插值方案是参考的，我只理解了它的数据流和资源开销。接口设计你可以讲：AXI4-Stream 怎么接，VDMA 怎么配，DDR 带宽大概多少。时序收敛你可以讲：HLS 里加了 pipeline 和 dataflow directive，一开始 II 不达标，我把循环展开调了、把位宽收窄，才过。上板调试你可以讲：一开始画面有撕裂，查出来是帧同步没对齐，改了 TREADY/TVALID 的握手逻辑才好。

这里有个风险要提醒：别把「了解」讲成「做过」。面试官一追问参数来源、为什么这么选，你答不上来，比一开始就承认更掉分。反过来，哪怕你只调通了一路 VDMA，只要把带宽、位宽、突发长度这些细节讲清楚，就已经很能体现工程能力了。

最后一个小技巧：回答时主动给面试官一个可以继续问的钩子，比如「时序这块我踩过坑，要不要展开讲」，把主动权拿回来，比被动等着被追问舒服得多。你这个项目里，五块当中哪块是你真能讲十分钟的？

这个问题我当年也卡过，后来想明白一件事：面试官问「算法还是硬件通路」，不是在考你卷积公式，是在看你有没有能力把一段工程经历讲出颗粒度。所以真正要提前做的，是把项目拆成五块——算法选型、模块划分、接口设计、时序收敛、上板调试，然后诚实地给自己每一块打个标签：亲手做过、跟着做过、只是了解。

为什么一定要拆？因为你在校做的东西，天然就不是全链路。一个本科生的 Zynq 图像项目，算法大概率是参考论文或者现成方案，HLS 和 IP 是调通的，真正属于你自己的往往集中在后三块——模块怎么切、AXI 怎么接、时序怎么过、上板之后画面什么样。而这几块恰恰是 FPGA 岗最想听的，因为算法可以招算法工程师，硬件通路落地能力才是这个岗位的护城河。

所以我的建议是反向操作：不要试图把算法那块也揽过来，而是主动把边界划清楚，然后把火力集中到你亲手改过的那一个点上往深里讲。比如你可以说，算法选型我是参考现成方案的，没做推导，但我理解它的数据流和资源开销；我主要做的是硬件通路，比如把某个滤波算子从 C 改写成 HLS，加了 pipeline 和 dataflow 的 directive 让它流水起来，AXI4-Stream 的接口和 DMA 搬数是我接的，中间时序不收敛的时候我改了哪条约束、为什么那么改，上板之后延迟和画面撕裂是什么现象。

这里面最关键的是「改之前什么样、改之后什么现象」这种因果链。哪怕你只调通了一路 VDMA，只要你能说清楚数据从哪来、经过谁、到哪去、带宽够不够、为什么这么配，面试官就会觉得你是在做工程而不是在点鼠标。反过来，如果你含糊地说「都做了一点」，他往下追两层你就空了，那才是真的露怯。

还有个小提醒：别把「只调了 Vivado」当成丢人的事。应届生的项目深度本来就有限，面试官心里有数。他真正筛的是那种讲不清自己做了什么、或者什么都敢说的人。你越坦白，他越愿意跟你聊技术细节。

顺便问一句，你这个项目里除了 HLS 和现成 IP，有没有哪一段 RTL 或者约束文件是你自己动手写的？这个点往往能决定你整段回答的成色。

其实你可以把这个问题当成一次「自我盘点」的机会，而不是一道要背答案的题。

具体做法：拿张纸把项目拆成五块——算法选型、模块划分、接口设计、时序收敛、上板调试。每块旁边写一句话，说明你到底做了什么。写完你会发现，能写实的通常就两三块，剩下的都是「了解」或者「参考」。这很正常，本科项目本来就这样。

然后面试时主动交底：算法这块我用的是现成方案，没做选型推导；我的活主要在硬件通路，接着把最实的那一块展开讲。比如 HLS 里哪个算子是你改的、为什么加 pipeline、AXI 接口怎么接、时序没过时动了哪条约束、上板后画面有没有撕裂。有细节、有因果，就不会显得虚。

面试官怕的从来不是你做得少，而是你讲不清自己做了什么。

先说个反直觉的：面试官问这句，其实是在帮你，不是想抓你。真正危险的是那种含糊其辞、把整个项目都往自己身上揽的答法，因为往下追两层就崩了。所以核心思路不是「怎么答得像算法也做了」，而是「怎么把边界划清楚，同时让面试官看到你在硬件通路上的真实功底」。

我建议你面试前做一件事：拿一张纸，把项目横着切成五块——算法选型、模块划分、接口设计、时序收敛、上板调试。然后在每块后面写一个标签：亲手做过、跟着做过、只是了解。写的时候别骗自己，写完之后你会看到一个很典型的分布：算法选型大概率是「只是了解」，模块划分和接口设计是「亲手做过」，时序收敛和上板调试是「做过但踩了很多坑」。

这张纸的价值在于，它让你在面试时能主动交底，而不是被动挨问。你可以这样开口：这个项目算法部分我用的是参考方案，没做选型推导，我的工作主要在硬件通路上。然后立刻钉住一个你真正动过手的点展开。比如 HLS 里某个算子是你从 C 改过来的，你加了什么 directive 让它流水起来，资源涨了多少，时序从多少降到多少。再比如 AXI4-Stream 怎么和 VDMA 对接，DMA 搬数据时有没有出现带宽瓶颈，上板之后画面有没有撕裂或者延迟。

关键是把「我调了 Vivado」这种话换掉，换成「我改了什么、为什么改、结果如何」。面试官不怕你做得少，怕的是你讲不清自己做了什么。你要是能把一路 VDMA 的配置和踩坑讲透，比含糊地说「算法和硬件都做了」强十倍。

另外提醒一个常见的误区：有些同学觉得承认算法不是自己做的会显得很虚，于是硬撑着往下编。结果面试官问一句「那你这个滤波器的系数是怎么定的」，就露馅了。坦诚划界反而加分，因为这恰恰说明你有工程边界感。

你那个 Zynq 项目里，除了 HLS 和现成 IP，有没有哪一段 RTL 或者约束是你自己写的？这个答案会决定你面试时该把重心放在哪。

我觉得这个问题可以换个角度想：面试官其实是在给你递台阶。他问「算法还是硬件通路」，潜台词是「你老实说哪块是你干的，我不会因为你没做算法就否掉你」。FPGA 岗本来就不指望应届生把算法和硬件全包了，他要的是你能把一段经历讲出颗粒度。

所以准备的时候，别去想怎么把算法那块也圆回来，而是把精力全砸在你真正动手的那几块上。比如接口设计，你能不能讲清楚 AXI4-Stream 和 AXI4-Lite 分别用在哪、为什么这么选、握手信号怎么处理。再比如时序收敛，你有没有遇到过建立时间违例、当时动了哪条约束、改完之后余量是多少。这些细节比「算法我也参与了」有说服力得多。

还有一个实操建议：提前准备一个「踩坑故事」。面试官特别喜欢听你怎么发现问题、怎么定位、怎么解决。哪怕只是 VDMA 配置错了导致画面偏色，你把定位过程讲清楚，效果就很好。