2026年FPGA大赛用国产高云GW2A做「图像采集+AI分类」双模块，队友一个只会画PCB一个只会跑例程，两周怎么分工才不互相拖死？

先说结论：两周内不要按「技能」分工，要按「接口」分工，谁碰哪根线、哪块内存、哪个时钟域，白纸黑字写下来，不然一定互相拖死。你们三个人的真实问题不是谁干什么，而是没人对『整条链路能不能跑通』负责。

高云GW2A这类国产板子做企业命题，典型链路是：摄像头（DVP或MIPI）→ 采集缓存（DDR或片内RAM）→ 预处理（缩放/灰度/量化）→ 推理核（多半是轻量CNN或现成IP）→ 输出（串口/HDMI/LED）。两周时间，任何一环自己从头写都是赌博。所以主线应该是：先让一条最短的、哪怕很丑的链路端到端跑起来，再逐段替换成更好的实现。

分工上我建议这样切。画PCB和焊接的队友，其实价值不在于再画一块板，而在于「让硬件不再成为变量」：确认板子供电、摄像头排线、时钟源、下载器和调试串口都稳定，把所有飞线和跳线固定住，做一份实物接线图贴在群里。他如果闲，可以负责采集端到端的物理验证——摄像头能不能出图、分辨率对不对、帧率掉不掉，这是他的战场，别让他去写Verilog。

只会跑例程改参数的队友，最适合做「集成和验证」，不是做数据通路从零拼。让他把厂商提供的采集例程、AI推理例程分别跑通，记录每个例程的输入输出格式、位宽、时钟、复位极性，然后由他负责把这些例程按接口拼起来，写测试脚本比对中间结果。他最大的资产是「例程能跑」，最大的风险是「只会改参数不会定位」。所以你要给他定死接口，让他改的是参数和连线，不是架构。

你自己Verilog半吊子，别贪心去写整个AI加速器。你负责的是最关键的粘合层：采集到缓存的写控制、缓存的读控制、以及推理模块的握手时序。这三块是跨时钟域和流控最容易崩的地方，也是别人替不了的。推理核优先用厂商IP或现成开源核，实在没有再考虑简化成模板匹配或小型全连接，先把分类功能做出来，精度可以后补。

时间上，第一周必须出一个能出图、能出分类结果的demo，哪怕分类只有两类、帧率只有几帧。第二周才是优化和写文档。每天开一次十分钟站会，只说三件事：昨天链路哪一段通了、今天卡在哪、需要谁配合。别开长会吵架。

你们现在摄像头接口是DVP还是MIPI，板子上DDR是外挂还是片内够用？这两个条件直接决定第一周能不能跑通，先确认一下。

最后提醒一句：大赛评分里「能演示」的权重远高于「架构优雅」。先活下来，再谈好看。

我做过类似的企业命题，说个反直觉的点：这种三人配置里，最容易拖死全队的往往不是那个只会跑例程的，而是那个「什么都会一点」的人——也就是你。因为你半吊子，所以你会忍不住去改别人的模块，最后接口全乱。

切任务的正确姿势是先定接口，再定人。拿一张纸，把链路画出来，每个箭头旁边写清楚：位宽、时钟、复位、有效信号、数据格式。这张纸定完之前，谁都不许写代码。定完之后，画板的队友负责「物理层不变量」：电源、时钟、排线、下载、串口，外加一份接线图。跑例程的队友负责「例程集成」：把采集和推理两个例程分别跑通，再按那张纸拼起来，中间结果用串口打出来比对。你负责「时序和流控」：跨时钟域、缓存读写、反压，这些是例程里通常没有、但一拼就崩的地方。

两周的现实目标是能演示，不是能拿满分。分类精度不够就减类别、降分辨率，先让评委看到图进去、类别出来。文档和PPT从第一天就开始攒，别留到最后。

你们板子上推理是打算用厂商IP还是自己搭小网络？这个决定了第二周还有没有优化空间。

两周时间，我建议你们先别急着分「谁干什么」，而是先回答一个问题：这条链路里，谁对「端到端能跑通」负责？如果没人负责，分工分得再细也白搭。

高云GW2A做图像采集加AI分类，典型链路是：摄像头出图、缓存、预处理、送进推理核、出分类结果。企业命题一般会给你参考设计或例程，真正卡人的地方往往不在算法，而在拼接——摄像头时序对不上、缓存读写冲突、跨时钟域没处理好、反压没做，链路就断在中间。所以你们三个人的实际矛盾，不是技能不够，而是没人盯着「整条链路的接口」。

顺着这条线想，切任务最稳的方式是按接口切，不是按技能切。先拿一张纸画出链路，每个箭头旁边写清楚：位宽、时钟、复位、有效信号、数据格式。这张纸定完之前谁都别写代码。定完之后，画板焊板的队友负责「让硬件不再是变量」：供电、时钟源、摄像头排线、下载器、调试串口全部固定住，飞线跳线别乱动，再出一份接线图。跑例程的队友负责「例程集成」：把采集和推理两个例程分别跑通，再按那张纸拼起来，中间结果用串口打出来比对。你自己负责时序和流控——跨时钟域、缓存读写、反压，这些例程里通常没有，但一拼就崩。

这里有个取舍：两周内你们的目标是「能演示」，不是「拿满分」。分类精度不够就减类别、降分辨率，先让评委看到图进去、结果出来。很多人栽在追求完美，最后连一条最短链路都没跑通。

另外提醒一句，别让你自己变成那个「什么都会一点」的人去到处改别人的模块，接口一乱全队返工。你半吊子没关系，把接口守住就行。

你们现在例程是官方参考设计还是自己找的开源工程？这决定了拼接难度差很多。