2026年电赛FPGA赛道，队伍用高云GW2A做「多路ADC同步采集+FFT频谱显示」，两个月备赛时间该怎么拆阶段？

先说结论：ADC 同步必须放在最前面，别想着并行推进。你们三个人只有一块盘古板，资源是共享的，一旦两个人同时抢板子调，进度反而更乱。两个月大致可以这么切：第1-2周只干一件事，把多路ADC的采样时钟相位对齐，用ILA或者逻辑分析仪抓数据，确认同一时刻各路采到的是同一个信号点，哪怕先只采单频正弦，看波形是否重合。这一步不过，后面FFT做得再漂亮也是错的，数据源本身就是歪的。

第3-4周再去啃FFT IP核。高云的FFT IP一般有配置手册和例程，先把仿真跑通，用MATLAB或者Python生成一组已知频谱的测试数据灌进去，看输出bin对不对。这里有个容易被忽略的风险：很多人仿真过了就直接上板，结果实际ADC数据进FFT后频谱一团糟，其实是位宽、定点格式或者帧同步没对上。所以第4周末最好留两天做仿真到硬件的过渡验证。

第5-6周联调加频谱显示，这块最耗时间，因为显示部分（不管是HDMI还是VGA）和FFT的时序配合经常出问题。第7-8周写报告加答辩演练，别压缩到最后一礼拜，电赛报告占分不低，而且答辩时老师最爱问「你ADC同步怎么做的」「频谱泄漏怎么处理的」，这些必须提前准备好话术。

一个替代做法：如果第2周结束ADC还是对不齐，可以考虑先用同一时钟源分频给多路ADC，牺牲一点灵活性换确定性，先让整条链路跑通再回头优化。你们现在板子上的ADC是外置的还是板载的？这个会影响同步方案的选型。

我按一条主线来说，就是「数据可信度决定整条链路的成败」。你们现在纠结先攻ADC还是先跑FFT，本质上是在问：哪个环节是整条信号链的地基？答案很明确，ADC同步是地基。FFT只是一个数学变换，输入对了它一定对；输入有相位偏差，它会把偏差放大成频谱泄漏，你连问题出在哪都定位不了。所以备赛的第一性原则是：先保证采到的数据是可信的，再谈处理。

具体到两个月，我建议把时间当成「验证链」而不是「任务清单」来排。第1-2周的核心目标不是「调通ADC」，而是「证明多路ADC采的是同一个时刻」。怎么证明？用单频正弦输入，抓原始数据画图，看各路波形的过零点是否对齐。如果对不齐，先查时钟树：是共用时钟还是各自独立？PCB走线长度差多少？这些在盘古板上可能受限于硬件，那就退而求其次，用数字方式做相位补偿，但补偿的前提是你知道偏差是多少，所以测量永远在补偿前面。

第3-4周上FFT IP核，这里有个取舍：是用厂商IP还是自己写？两个月时间，个人强烈建议用厂商IP，自己写FFT在电赛周期里风险太高。但用IP不代表不用懂，至少要搞清楚它的输入输出格式、缩放因子、帧边界，否则联调时你会被定点溢出坑得很惨。仿真的意义在于建立一个「已知输入→已知输出」的参照系，后面上板出问题才有对比。

第5-6周联调，这块的因果链是：ADC给数据→FFT算频谱→显示模块画图。三者之间任何一处的时序或格式不匹配，现象都是「屏幕上啥也没有」或者「一堆噪声」，很难定位。所以联调阶段要养成习惯：每接一个模块，先用ILA抓中间信号，确认这一级输出是对的，再往下接。不要三个模块一起上电然后对着黑屏发呆。

第7-8周报告和答辩，很多人觉得这是走流程，其实答辩是第二次考试。老师会顺着你的实现问「为什么这么设计」，比如「你为什么选这个FFT点数」「频谱泄漏你怎么处理的」。如果前面每一步都是你自己验证过的，这些问题你自然答得出来；如果是抄来的，一问就露馅。所以报告不是最后编的，是前面每阶段的验证记录攒出来的。

最后一个提醒：三个人分工要明确，但不要按「一个人ADC、一个人FFT、一个人显示」这么分，因为联调时接口对不上会互相甩锅。常见做法是设一个「链路负责人」，负责定义模块间的接口格式，其他人按接口实现，这样并行才有效。你们现在三个人各自的基础怎么样？如果有人之前跑过FFT IP，时间线可以再压缩一点。

两个月八周，我建议按「2+2+2+2」切，但每一段都要有一个明确的、能拿出来给别人看的交付物，不然很容易变成三个人轮流摸板子。前两周只干ADC和时钟这一件事：用同一路单频正弦灌进多路ADC，抓原始码流画时域波形，看过零点是否对齐；对不齐就先查时钟树是共用还是独立、走线差多少，硬件改不了就用数字相位补偿兜底。这两周的交付物是一张「各路对齐后的波形图＋偏差量记录」。第三、四周转FFT IP核，重点不是点通例程，而是把仿真和上板的位宽、定点格式、帧同步对齐，用Python造一组已知频谱的数据灌进去验证bin位置。第五、六周联调，把ADC数据真正喂进FFT，再驱动频谱显示，这一段最容易出「仿真对、上板乱」的问题。第七、八周留给报告和答辩演练，别小看，信号类题目的框图、时序说明、误差分析占分很重。风险点提醒一句：三个人一块板子，最好排班，一人调硬件时另外两人写仿真和文档，不要同时抢板。你们现在ADC偏差大概是多少个采样点，这个数会直接决定补偿方案好不好写。