2026年电子设计竞赛FPGA赛道，队伍三个人但只有一个人会Verilog，剩下两个只会画PCB和写文档，这种配置该报控制题还是信号题？

先别纠结报哪个方向，先算一笔人力账：四天三夜里，真正卡进度的往往不是算法难不难，而是板子能不能一次调通、报告能不能按时交。你们这种配置，我建议优先控制题。原因很直接：控制题的算法部分（PID、状态机、PWM）你可以一个人扛，队友画驱动板、电源板、电机接口板是真能派上用场的，写文档那位也能同步整理方案框图。信号题就麻烦了，FFT、滤波、频谱这些虽然也有现成IP，但前端模拟链路、ADC采样质量、抗噪处理一旦出问题，只有你一个人懂RTL，队友帮不上，很容易卡死。另外控制题对指标的要求相对温和，能跑起来就有分，信号题对精度和稳定性更敏感。你们可以先做一个最小系统：主控加驱动加一个电机闭环，把流程跑通，再往上堆功能。你们学校实验室有现成的电机和驱动模块吗？有的话控制题起步会快很多。

先说结论：按你们这配置，我倾向报控制题。核心原因是分工能不能并行。控制题的主线是主控加驱动加闭环，你负责RTL和状态机，会画板的那位可以提前把驱动板、电源板、电机接口板画出来，写文档的那位同步整理框图、测试记录和报告，三个人的活基本能同时推进。信号题就难受了，FFT、滤波、ADC前端这些一旦指标不达标，基本只有你一个人能定位问题，队友想帮也插不上手，四天三夜很容易卡在一个点上出不来。不过前提是你们实验室有现成的电机和驱动模块，没有的话控制题的前期搭台也会很耗时间。你们那边能借到电机和驱动板吗？

其实你们这个配置，我更想先泼一盆冷水：不管报控制还是信号，四天三夜里真正决定成败的不是方向，而是『你一个人写RTL』这个瓶颈有没有被提前拆掉。所以我的建议是——报控制题，但前提是你们赛前就把RTL的复用库做出来，而不是赛场上从零写。

控制题的算法部分说难也不难，PID、PWM、状态机、串口交互，这些都是可以提前封装成模块的。赛前你花两周把电机闭环的一套模板跑通，场上就是改参数、接传感器、调时序。你队友画驱动板、电源板、电机接口板，画完还能帮你测波形；写文档那位同步整理框图、测试记录、答辩PPT。三条线并行，谁都不空转。信号题就危险了，FFT和滤波虽然也有IP核，但一旦ADC前端噪声压不下去、频谱对不上，能定位问题的只有你一个，另外两个人干看着，时间照样在烧。

不过有个前提很多人忽略：你们实验室得能借到电机、驱动模块和现成的电源。如果这些都要现攒，控制题的『搭台』成本会吃掉大半天，反而不如信号题——信号题的前端电路画板子那位能顶上，你专心写采样和运算逻辑。所以别光看方向，先盘一遍手头有什么现成资源。

还有个替代思路：如果两样都拿不准，可以先各搭一个最小demo，花一两天试试哪条线队友能真正插上手。能并行的方向，才是适合你们的方向。你们实验室现在电机和驱动板能借到吗？这个答案基本就定了。