我们是第一次打进电赛FPGA控制题，选题定了无刷电机FOC，用安路EG4做电流环和速度环。仿真里转速曲线很平滑，上板后电机抖得厉害，后来发现电流环采样周期和PWM更新没对齐，相当于控制周期算错了。现在离比赛只剩两周，是硬着头皮改时序对齐，还是干脆把FOC降级成六步换相保完成度？
3 个回答
先别急着换架构。用示波器或逻辑分析仪把PWM更新点和ADC采样触发点抓出来看，大概率是采样落在开关噪声上或者滞后了半个周期。先把电流环降频跑通，转速稳住了再回头抠时序，两周足够。你们现在电流环跑多少k？
两周别动架构，先把采样点和PWM更新点对齐，降频跑通电流环看抖不抖。改六步换相等于重做一遍，风险更大。你们电流环现在多少k？
两周时间，我的建议是别动架构，但要把「改架构」和「改参数」分清楚——很多人一说降级就想到六步换相，其实那等于把FOC整套坐标变换、SVPWM、电流采样全推倒重来，两周内重写加调试，风险比修时序大得多。你们现在的问题本质是控制周期错位，先分清是采样点落在开关噪声上，还是采样滞后了半个到一个PWM周期：拿逻辑分析仪同时抓PWM更新信号和ADC触发信号，看两者相位差，再抓电流波形看抖动的频率是不是跟PWM同频，同频基本就是采样窗口的问题，不同频才怀疑环路增益或编码器。定位清楚后，最小动作是把电流环降频跑通，比如从20k降到10k甚至5k，先让转速稳下来，速度环外环保持不变，这样答辩时你还能说「FOC完整链路都在，只是内环做了降频验证」。这里有个容易忽略的点：降频后PI参数要重调，别直接沿用仿真值，否则还是抖。另外建议留一版能演示的降级固件在手里当保险，但主攻方向还是时序对齐。你们现在电流环实际跑多少k，采样是单电阻还是三电阻？这个决定了修起来的工作量。
发表回答
登录后可在本页底部提交回答