2026年FPGA秋招简历上写「独立完成Zynq图像采集系统」，面试官追问哪几个模块是你写的，我该怎么提前准备才不露怯？

先定一条主思路：把项目按『我完全掌控的 / 我改过但依赖参考的 / 我基本照搬的』分成三层，面试时主动划定边界。最上面一层必须能讲到信号级，比如图像传感器配置的 I2C 时序、行有效/场有效的对齐、AXI4-Stream 的 tready/tvalid 握手怎么保证不丢行；中间层讲清你改了哪里、为什么改，比如原工程的 VDMA 帧缓存深度不够导致撕裂，你调了帧数或改了同步策略；最下面一层老实说参考了开源方案，但要能说出它的数据流：传感器→AXI Stream→VDMA→DDR→读回显示。准备时画一页架构图，标出时钟域（像素时钟、AXI 时钟、DDR 时钟）和跨域处理方式，再准备带宽估算：分辨率×位深×帧率对比 DDR 理论带宽，说明瓶颈在哪。别背代码，背取舍。你目前这块板子上 VDMA 配的是几帧缓存、显示端是走 HDMI 还是 LCD？

先给你一个不用慌的判断：面试官问『哪些是你写的』，多数时候不是要抓你抄，而是想知道你对自己项目的掌控边界在哪。所以别想着把所有模块都装成自己写的，反而要主动分层。最稳的做法是把项目拆成三块：完全自己掌控的、改过但基于参考的、基本照搬的。第三块（VDMA、DDR 控制器这类 IP）你只要说清楚它在你系统里的角色和数据流位置就行，比如 VDMA 负责把 AXI4-Stream 的像素流搬进 DDR 帧缓存、再读出来送显示，配置了几帧缓存、为什么这么配。第二块要能讲出你改了什么、为什么改，比如帧缓存深度不够导致撕裂你调了什么。第一块必须能讲到信号级，状态机几个状态、跨时钟域怎么处理。准备时画一页架构图，标清像素时钟、AXI 时钟、DDR 时钟三个域。别背代码，背取舍。你现在这块板子 VDMA 配的是几帧缓存？

先说个反直觉的：面试官问「哪几个模块是你写的」，真正想确认的是你对自己项目边界的认知，而不是抓抄袭。所以你越主动划界，越显得成熟。我的建议是把项目分成三类，面试时自己先说出来：第一类是我从零写的，比如 I2C 配置传感器、视频时序生成、AXI4-Stream 打包；第二类是我改过的，比如在开源工程上调整了 VDMA 帧缓存数量、加了帧同步或者改了复位逻辑；第三类是我直接用的 IP，VDMA、DDR 控制器、PLL 这些。第三类不用慌，你只要讲清楚它在系统里的角色和数据怎么流过去就行，比如像素流怎么进 VDMA、怎么落到 DDR 帧缓存、显示端怎么读回来。第一类必须能讲到信号级，状态机几个状态、跨时钟域怎么处理。准备时画一页架构图，标清像素时钟、AXI 时钟、DDR 时钟三个域。你板子上现在 VDMA 配了几帧缓存？

其实不用怕，面试官问哪几个模块是你写的，多半是在确认你对项目边界的认知。你主动分层反而加分：自己写的、改过的、直接用的IP，说清楚各自在系统里的角色和数据怎么流过去就行。你现在能画出从传感器到DDR再到显示这一整条数据通路吗？

给你一条最省力的准备思路：别想着把开源工程每个模块都吃透，先把『能讲信号级的那一小块』做扎实。挑一个你真正动手改过、或者从零写的模块，比如I2C配置传感器、或者AXI4-Stream打包，把它的状态机画出来，几个状态、跳转条件、异常情况怎么处理，讲得比代码本身还清楚。这块是你的立身之本，面试官追问细节时你才有底气。剩下的VDMA、DDR这些IP，你只要讲清楚它在系统里的位置：像素流怎么进VDMA、配了几帧缓存、为什么是这个数、显示端怎么读回来，就够用了。别去背IP内部实现，那本来也不是你写的，硬编反而容易露。

换个角度说个容易被忽略的风险：很多同学准备项目时只盯着『代码是不是我写的』，却讲不清系统级的取舍，结果反而在带宽和时钟域上被问穿。举个例子，面试官可能不问VDMA内部怎么实现，而是问你『1080p60的像素流，DDR带宽够不够，你算过吗』，这时候你能不能现场估一下——分辨率乘位深乘帧率，再对比DDR理论带宽打个折，说出瓶颈在哪，这比背代码有用得多。所以准备顺序我建议倒过来：先画一页架构图，标清像素时钟、AXI时钟、DDR时钟三个域，想清楚跨域在哪处理；再做带宽估算，知道余量多少；最后才回到模块细节，挑一两个能讲到信号级的重点准备。开源代码那部分，一定要能说出你改了什么、为什么改，比如帧缓存深度不够导致撕裂，你调了什么、效果如何，这种『问题—改动—验证』的链条比『我独立完成』有说服力。另外提前想好一句诚实又不掉价的话术，比如『VDMA部分我是在开源工程基础上配置和调试的，重点在数据流打通』，说清楚反而显得成熟。你目前这个项目跑起来了吗，实际帧率和分辨率是多少？

先别急着补技术，先把一个判断立住：面试官追问模块归属，考的是你对项目边界的认知是否清晰，不是查重。所以你越早主动划界越安全。我的建议是把整个系统按数据通路切成四段来准备：采集端（传感器配置、时序生成）、传输端（AXI4-Stream 打包、VDMA 搬运）、存储端（DDR 帧缓存）、显示端（读回与输出时序）。然后对每一段给自己定一个『掌控等级』：能讲到信号级的、改过能说清动机的、只讲系统角色的。绝大多数人的问题不是照搬了 IP，而是四段里一段都讲不到信号级，全是『VDMA 配一配就出来了』。

往深一层说，为什么信号级那一块这么关键？因为它是你唯一能证明『我真的在跟硬件打交道』的地方。挑采集端下手最划算：I2C 配置传感器的寄存器序列、上电时序、PLL 锁定后多久发配置、行有效和场有效怎么对齐、AXI4-Stream 的 tvalid/tready 握手在行消隐期间怎么处理不丢行——这一串讲下来，面试官基本就信了。传输端你至少要能说清 AXI4-Stream 打包时 tlast 怎么标、位宽转换在哪做、FIFO 深度怎么估的。存储端和显示端讲角色和数据流即可，但要能接住『几帧缓存、为什么是这个数、撕裂怎么来的』这类问题。

再往上还有一层，是很多人漏掉的：把取舍讲成因果链。比如帧缓存从两帧加到三帧，是因为什么现象（撕裂、抖帧）、你怀疑什么原因（读写指针追尾）、怎么验证（抓波形看 vsync 与读地址关系）、最后余量多少。这种『现象—假设—验证—结论』的链条，比任何『我独立完成』都值钱，而且它天然诚实，因为你讲的就是真实发生的事。

准备节奏上，投递前两周做三件事就够：画一页架构图，标清像素时钟、AXI 时钟、DDR 时钟三个域和跨域位置；做一次带宽估算，分辨率乘位深乘帧率，跟 DDR 有效带宽比，说得出余量；把采集端状态机手画一遍，能闭卷复现。剩下的时间拿去刷八股和手撕，别在 IP 内部实现上耗。你板子上现在 VDMA 配的是几帧缓存，显示端是直通还是也过一遍帧缓存？这个决定了你被追问时的答题路线。

一个很实用的自检办法：假设面试官只给你三分钟白板，你能不能不看资料把『像素从镜头进来、到屏幕上出去』这条链路画完，并在每个箭头旁边标出时钟域和握手信号。画得出来，说明你对系统的掌控是真的；画不出来，说明你现在的准备还停留在模块清单层面，那就先把这张图练熟，再去抠细节。顺序别反了。

我换个角度说，你真正要准备的其实不是『哪些模块是我写的』这个答案，而是把项目讲成一条能自洽的因果链。面试官追问代码为什么这么写，本质是在找一个逻辑闭环：你为什么需要这个模块、你当时的约束是什么、你选了哪种实现、代价是什么。开源工程改出来的项目最容易崩的地方，恰恰是这条链在照搬部分断掉了，因为原作者的取舍动机你没参与过。

所以准备顺序我建议反过来：先别去背模块细节，先给自己写一份『项目决策日志』。拿张纸，把从传感器上电到屏幕出图这条链上每一个你觉得『本来就该这样』的地方挑出来，逼自己问一句为什么。比如帧缓存为什么配三帧不是两帧，是因为采集和显示不同步会撕裂，两帧在某些刷新节奏下还是会撞；比如像素时钟为什么是这个频率，是分辨率乘帧率加消隐算出来的；比如跨时钟域为什么用异步FIFO而不是打两拍，因为数据是多比特且要保序。你会发现真正能答上来的没几个，这很正常，这份清单就是你的准备地图。

接下来分优先级填坑。照搬的部分不用全懂，但至少每个IP要能说出三件事：它在数据通路里的位置、它的输入输出接口协议、它的关键配置参数为什么取这个值。VDMA你就盯住帧缓存数量和AXI4-Stream位宽这两点，能讲清带宽怎么匹配就够了，内部状态机不是你的责任。真正要下功夫的是你自己动过手的那一小块，哪怕只是I2C配置传感器或者一个简单的视频时序生成模块，把它的状态机画出来，几个状态、跳转条件、异常怎么回退，讲到比代码还清楚。这一块是你的信用锚点，面试官信了这块，对其他部分的容忍度会高很多。

还有一个心态上的事：别把『参考开源』当成需要遮掩的污点。你可以主动说这个工程是基于某个开源方案改的，我主要负责哪部分、改了哪里、为什么改，这种坦诚反而显得你边界感清楚。真正露怯的是含糊其辞、被追问三层就露馅。

最后提醒一句，准备时一定要动手画那张架构图，标清像素时钟、AXI时钟、DDR时钟三个域和跨域点，画不顺就是还没想透。你现在这块板子上VDMA具体配了几帧缓存、显示端是怎么读回来的？

顺着你说的「怕被问穿」往下聊：真正会让你露怯的不是照搬了 IP，而是你对「为什么是这个方案」没有自己的答案。所以我建议你整条准备主线就围绕一件事——把项目讲成一条因果链，而不是一份模块清单。

从最上游开始问自己：为什么选 Zynq 而不是纯 FPGA 加外部存储？因为视频流需要大容量帧缓存，PS 侧 DDR 天然合适，PL 只管采集和搬运，这就是你系统分层的第一个取舍。接着是采集端：传感器输出的是什么接口、像素时钟谁给、行场同步怎么对齐、上电后 PLL 锁定到发 I2C 配置之间隔了多久、为什么不能一上电就配。这一段几乎肯定是你动手最多的，必须能讲到状态机级别，几个状态、跳转条件、配置失败怎么重试。

再往下是数据通路：AXI4-Stream 怎么打包、tready 反压时你的采集端会不会丢像素、丢了你怎么办。然后是 VDMA 和 DDR——照搬没关系，但你要能说出「它在这个系统里替我做了什么」：几帧缓存、为什么是这个数（少了会撕裂，多了浪费带宽和存储）、帧同步信号怎么触发。最后是显示端读回和输出时序。

带宽估算单独拎出来练一遍，这是最容易被现场问的：分辨率乘位深乘帧率，读写各算一遍，再和 DDR 理论带宽打个折对比，说出余量在哪、瓶颈在哪。能现场估出来，比背十页代码都管用。

开源那部分，准备两三个「问题—改动—验证」的小故事就够了，比如帧缓存深度不够导致撕裂你调了什么、效果如何。诚实说出「这部分基于参考工程，我改了 X 并验证了 Y」，比硬装独立完成可信得多。

最后练一张图：三分钟白板画出从镜头到屏幕的链路，每个箭头标时钟域和握手信号。画得出来，你就不慌了。你现在这块板子上 VDMA 配的是几帧缓存？