2026年，FPGA大赛国赛一等奖学长教你如何选题：从电赛到集创赛，哪些方向最容易拿奖？

说实话，你问的这几个比赛——电赛、集创赛、大学生集成电路创新创业大赛——评委的胃口其实不太一样。电赛更看重系统级的稳定性和实时性，你的FPGA板子能不能在有限时间内把活干完，指标够不够硬，是拿奖的关键。集创赛和集创赛（注意集创赛全称就是那个）的评委里，企业专家和高校老师比例不同，企业专家更关心你的设计能不能流片、能不能落地，比如功耗、面积、时序收敛程度；高校老师则喜欢看创新性，哪怕你算法效率不是最高，但思路新颖，把传统算法用硬件加速做出新花样，也会给高分。所以选题第一步，先搞清楚你打算主攻哪个比赛的哪个赛道。如果目标是国一，我建议你盯着图像处理+AI加速这个组合。理由很直接：第一，FPGA做图像处理的生态相对成熟，从MIPI摄像头接口到DDR缓存再到卷积加速，都有现成的IP和开源参考，你团队里有人擅长算法就做模型压缩或量化，有人擅长硬件就做流水线优化，分工明确。第二，评委对这类题目有天然的对比基准——他们会拿你的结果和GPU/CPU方案对比，只要你在延时或功耗上赢出一截，创新点就出来了。常见误区是一上来就想做特别宏大的任务，比如端到端的自动驾驶感知，结果接口调不通、时序跑不满，最后连演示都没法做。更靠谱的做法是参考近三年国一获奖作品，找一个能在一个月内做出完整功能演示的切入点。比如去年的某个人脸检测加速器，人家就是把YOLO tiny的卷积层用流水线重排，加上定点量化，在Xilinx K7上做到了20W以内、30fps，评审现场直接跑实时视频，效果碾压纯软件方案。你可以照着这个思路，选一个你们团队有数据集的场景——比如交通标志识别、医学影像分割——然后把重心放在硬件加速的微架构创新上，比如Winograd卷积、稀疏激活压缩。备赛节奏上，我建议前两个月先跑通一个小型的基线demo，哪怕只是把图像从摄像头读到显示器，确保硬件链路没问题，后面两个月再迭代优化。最后提醒一点：评委提问环节很关键，他们会问你这个设计和其他同类作品比，到底创新在哪。不要只说我们用了神经网络，要具体到你们改了哪一层、为什么改、收益多少。追问一句：你目前团队里，算法和硬件的人数比例大概是多少？这会影响你选题时偏算法创新还是偏硬件架构创新。

我个人感觉，选题最怕的不是题目冷门，而是你们团队的能力和选题不匹配。比如你们算法强但硬件弱，却非要选一个纯硬件架构优化的题目，结果电路调不通，连演示都做不了。反过来，如果你们硬件功底扎实，但算法只懂皮毛，那就老老实实做经典算法的硬件加速，比如Sobel边缘检测、直方图均衡、FFT这些，用流水线、乒乓操作、多级缓存这些技巧把性能拉到极致，一样能拿奖。因为评委看工程完整性——你代码规范、时序收敛、功耗可控、能跑实时演示，比一个漏洞百出、只跑过仿真但没上板验证的所谓创新算法强得多。所以先盘点一下你们团队手里有什么现成的模块或IP，再挑一个能在两个月内做出实物演示的题目。别贪大，先求稳，再求新。

说实话，你提到的三个比赛我全跟过，电赛的FPGA赛道、集创赛的RTL设计赛道、还有大学生集成电路创新创业大赛的杯赛，它们虽然都叫FPGA大赛，但拿奖逻辑差挺远的。电赛看重的是你现场能不能调通，评委看你演示的时候，板子一上电画面不花、时序不乱、跑满24小时不崩，基本就稳了，创新性在电赛里反而是次要的——你见过哪个电赛国一选手靠吹算法新意拿奖的？都是靠硬调出来的指标。集创赛则反过来，企业评委居多，他们会盯着你的设计报告问：你这个IP的功耗是多少微瓦每兆赫？面积优化到多少LUT？时序裕量留了多少？有没有考虑跨时钟域同步？你哪怕跑个简单的UART，只要把面积压到极致、功耗做到比参考设计低20%，就能吊打那些花里胡哨但时序一塌糊涂的卷积加速器。所以选题之前，你先得想清楚你们团队是更擅长'调板子'还是'写代码'。如果你们硬件功底强、示波器和逻辑分析仪用得溜，那就选电赛的实时视频处理题目，比如目标追踪或边缘检测，把摄像头输入到HDMI输出的延迟压到一帧以内，这个在电赛里是硬通货。如果你们算法基础好、会写Verilog和SystemVerilog，那集创赛的AI加速选题更合适，但千万别一上来就想做YOLOv3，你大三课都没上完，光把权重量化、定点数运算、流水线冲突处理好就已经很牛了——我当年就是选了个tiny-YOLO的剪枝加速，结果权重稀疏化搞了两个月，最后上板发现DDR带宽不够，只能降分辨率重新调参，差点翻车。给你一个具体可执行的路径：现在就去官网翻2024、2025年的国赛一等奖作品名单，挑三个图像处理方向的，把他们的技术报告下载下来，重点看他们用了什么开发板、什么摄像头型号、什么缓存架构——很多人只看算法，但真正拉开差距的是DDR读写调度和流水线划分。创新点不用硬憋，你可以在别人的方案上改一个模块，比如把他们的双线性插值换成最近邻插值来降低资源占用，或者把他们的Sobel算子改成Canny算子来提升边缘检测精度，只要你能讲清楚'为什么改、改完以后资源时序对比如何'，评委就会觉得你有工程思维。最后提醒一句：别碰通信基带方向，那玩意没有Matlab仿真和射频前端根本跑不起来，大三学生做这个等于给自己挖坑。你们现在团队里有人擅长算法有人擅长硬件，那就让算法的人负责写定点仿真和测试向量，硬件的人负责写RTL和约束，分工明确比什么都重要。追问一句：你们手头有没有具体的开发板型号？比如正点原子的Zynq还是Xilinx的VCU118？不同板子的DDR容量和SerDes接口差异很大，会直接影响你能选什么级别的题目。

我建议你把眼光放窄一点，别管电赛还是集创赛，先盯住'能出实物演示'这个底线。很多团队死在仿真阶段，代码在Vivado里跑得漂漂亮亮，一上板子画面卡成PPT，原因就是没做时序约束或者DDR读写时序没对齐。选题上，图像处理方向最友好是因为生态最成熟——MIPI摄像头有开源驱动、DDR有官方示例、HDMI输出有现成IP，你们团队里算法和硬件的人各司其职，把流水线搭好就能跑出效果。创新点可以从'资源复用'上找，比如用乒乓缓存代替双口RAM、用定点化代替浮点，这些改动虽小但能体现你对硬件开销的理解。追问一句：你们团队里有人用过ModelSim或Vivado的时序分析工具吗？这直接决定你们能挑战多复杂的题目。

别急着定题目，先花一周把你们团队每个人的'手艺'摸清楚。我见过太多组，算法强的非要写Verilog、硬件熟的硬啃Python，最后两边都别扭。你们如果有人学过嵌入式或者做过单片机项目，那选题就往控制类靠，比如电机驱动加视觉反馈，这种系统级整合在电赛里很吃香，评委看你软硬都能调，印象分就上来了。如果你们有上过FPGA实验课、写过状态机或者玩过PLL，那图像处理和AI加速就是安全牌——生态最全，摄像头驱动、DDR读写、HDMI输出都有开源参考，你们只需要把流水线调稳，再在功耗或者面积上做点优化，比如用移位代替乘法、用BRAM代替LUT存权重，这些改动虽小但能体现硬件思维。还有一个容易被忽略的点：别死磕'完全原创'，你可以去翻集创赛和电赛前两年的国一作品，很多创新都是'把别人做过的A算法换成B硬件架构'或者'把单核加速改成多核并行'，这比从零发明一个算法靠谱得多。你们团队里有人写过时序约束脚本吗？没有的话，千万别选题涉及到高速DDR读写，那玩意儿仿真能过、上板必崩，你们会调哭的。

说实话，你问的这几个比赛——电赛、集创赛、大学生集成电路创新创业大赛——评委的胃口其实不太一样。电赛更看重系统级的稳定性和实时性，你的FPGA板子能不能在有限时间内把活干完，指标够不够硬，是拿奖的关键。集创赛和集创赛（注意集创赛全称就是那个）的评委里，企业专家和高校老师比例不同，企业专家更关心你的设计能不能流片、能不能落地，比如功耗、面积、时序收敛程度；高校老师则喜欢看创新性，哪怕你算法效率不是最高，但思路新颖，把传统算法用硬件加速做出新花样，也会给高分。所以选题第一步，先搞清楚你打算主攻哪个比赛的哪个赛道。如果目标是国一，我建议你盯着图像处理+AI加速这个组合。理由很直接：第一，FPGA做图像处理的生态相对成熟，从MIPI摄像头接口到DDR缓存再到卷积加速，都有现成的IP和开源参考，你团队里有人擅长算法就做模型压缩或量化，有人擅长硬件就做流水线优化和资源复用，这样分工清晰、不容易吵架。第二，往届国一作品里，这类题目占比很高，评委看多了容易对比出优劣，但也意味着你们只要把某个小环节做到极致——比如把卷积加速器的DSP利用率从85%提到95%，或者把帧率从30fps提到60fps——就很容易被挑出来。创新点别想太玄乎，往资源复用上靠就行：乒乓缓存代替双口RAM能省BRAM，定点化代替浮点能省DSP，这些改动虽然小，但能体现你对硬件开销有意识，评委一眼就能看出你懂工程。追问一句：你们团队里有人做过上板调试吗？还是只跑过仿真？这直接决定你们该选多复杂的题目。