2026年，FPGA工程师面试被问如何用Verilog实现一个支持AXI4-Stream的实时图像去雾加速器，并优化暗通道先验的流水线，该如何设计？

面试官问这个，八成不是要你把整篇论文流片，而是看你能不能把暗通道先验拆成几个可综合的流水段。核心就两点：行缓冲用双FIFO而不是全帧缓存，透射率估计和导向滤波共用同一个窗口扫描。别在细节上钻牛角尖，先给一个三到五级的流水线框架，再解释为什么每级只存两行数据就够了。追问一下：你们公司目标器件是7系列还是UltraScale？LUT和BRAM比例不一样，行缓冲深度也得调。

说实话，暗通道先验最大的资源炸弹就是最小值滤波的窗口。如果你老老实实存整帧再算，BRAM直接爆掉。面试官想看的是你能不能想到行缓冲加滑动窗口——比如15×15的窗口，你只需要存15行数据，每进来一个像素就更新一个局部最小值队列。透射率估计那块其实可以跟最小值滤波共享同一个窗口扫描的结果，省掉一次重复的行缓冲。导向滤波的均值计算也能复用同一个架构，只是多两级加法树。流水线级数分配上，我建议把输入AXI4-Stream的tvalid/tready握手放在第一级，后面全部用valid打拍，不做反压处理，这样时序好收敛。你准备的时候可以拿一张小尺寸的测试图先仿真，确认每一级latency对齐。另外想问你一下，你用的Verilog版本是2001还是SystemVerilog？有些公司面试官会抠always_comb和always @()的差别。

从校招面试的角度，这道题其实在考两个隐藏点：第一，你是否理解AXI4-Stream的ready/valid依赖关系不能引入组合逻辑环路；第二，你是否能估算出实际需要的BRAM和DSP数量。很多人一上来就画大模块图，但面试官更希望你先把数据流画清楚——比如输入是1920×1080@60fps，那每行需要1920个像素时钟，行缓冲深度至少两行，加上窗口宽度的一半做边界填充。暗通道先验的优化有个常见误区，就是试图用单级流水线同时算暗通道和透射率，结果组合逻辑路径太长。正确的做法是把最小值滤波拆成两级：第一级做行方向的最小值，第二级做列方向的最小值，这样每级只处理一维，时钟频率能跑高不少。导向滤波的均值计算可以用累加器加移位代替乘法器，省DSP。关于行缓冲资源爆炸，我个人建议你提前算一笔账：15×15窗口用双端口BRAM存两行，每行深度1920，位宽8bit，总共需要约30个36Kb BRAM。如果你能说出这个数字，面试官会觉得你有工程落地意识。另外，面试时别忽略复位策略——AXI4-Stream的tready在复位后应该拉低，等内部流水线清空后再拉高，否则首帧数据会丢。最后想确认一下：你面试的公司侧重通信协议还是图像处理？这两个方向的行缓冲设计思路其实差别挺大的，前者更注重乱序重排，后者更注重数据复用。

如果你面试时只有十分钟讲设计，我建议你把力气花在讲清楚行缓冲怎么复用上。暗通道先验和导向滤波其实都需要窗口扫描，完全可以共用同一组行缓冲加FIFO，只是输出给两个不同的计算单元。面试官听到你能复用资源而不是重复例化，一般就会点头。另外注意AXI4-Stream的ready/valid握手要打一拍再做，不然组合逻辑路径太长跑不高。你目前做仿真用的工具是Vivado还是别的？

个人感觉这道题最容易掉进去的坑是导向滤波的均值计算。很多人习惯性用乘法器加除法器，但15×15窗口的均值其实就是窗口内像素和除以225，完全可以用累加器加移位近似——比如右移8位近似除以256，误差在可接受范围内，能省下好几个DSP48E1。暗通道先验那块，最小值滤波别用排序网络，太费资源；用双端口BRAM做行缓冲，每行只存当前窗口列的最小值队列，更新时只比较新进来的像素和队列头部就能得到新最小值。流水线级数我一般分四级：第一级AXI4-Stream握手整形，第二级行缓冲加最小值滤波，第三级透射率计算，第四级导向滤波加像素输出。每级之间用valid打两拍做同步，ready信号只在第一级反压。你面试前最好拿一张1080p的测试图跑一下时序，看看最差路径落在哪一段。

这道题的本质不是在考你写不写得出来去雾算法，而是在考你有没有做过从算法到RTL的权衡取舍。我当年校招面过几家做ISP的公司，几乎每家都会问类似的问题。我的建议是：先别急着写代码，拿一张纸画清楚数据流和时序图。暗通道先导的核心瓶颈是窗口大小——15×15意味着你要同时拿到225个像素值才能算一个结果。最直接的行缓冲方案是存14行加当前行，每行开一个双端口BRAM，深度等于图像宽度。以1920分辨率为例，单是行缓冲就要14个18Kb BRAM，再加上导向滤波还要一套，BRAM直接奔着30个去了。很多人的误区是不知道暗通道和导向滤波可以共用行缓冲：因为两个模块都需要滑动窗口，只是计算逻辑不同。你可以让行缓冲输出一组窗口数据，同时送给最小值滤波器和均值计算器，这样BRAM用量减半。流水线方面，我习惯把AXI4-Stream的握手单独做一级，不跟任何计算逻辑混在一起。原因很简单：tready和tvalid的依赖关系如果绕进计算路径里，综合后很容易出现setup违例。后面每一级都用valid打拍，数据用寄存器链对齐latency，不做backpressure，这样时序容易收敛。关于透射率的计算，千万不要用浮点除法，改成查找表加移位。你把大气光值固定成255或者用寄存器存一个估计值，透射率公式里的除法就能转换成乘法加移位。最后说一句：面试官很可能追问你BRAM的具体型号和容量，建议你提前查一下目标器件的手册，比如7系列的BRAM是36Kb可以配成两个18Kb用，这样14行缓冲只需要7个BRAM就够了。你准备的时候可以问一下自己：如果窗口从15×15改成7×7，行缓冲和DSP的变化量能不能快速口算出来？这个能力比背代码更让面试官觉得你靠谱。

个人感觉这道题最容易被忽略的点其实是导向滤波的均值计算。很多人一上来就写累加器加除法器，但15×15窗口的均值除以225，除法器综合出来面积不小。我之前做过一个方案，用右移8位近似除以256，误差在可接受范围内，省下的DSP可以留给后面透射率估计的乘法。另外，暗通道先验的最小值滤波别用全排序网络，那个在FPGA上太费LUT了；用双端口BRAM做行缓冲，每行只维护一个局部最小值队列，更新时只比较新进来的像素和队列头，这样资源能压下来。流水线级数我习惯分四级：第一级AXI4-Stream握手整形，第二级行缓冲加最小值滤波，第三级透射率计算，第四级导向滤波加像素输出。每级之间valid打两拍同步，ready只在第一级反压。你面试前最好拿一张1080p的测试图跑一下时序，看看最差路径落在哪一段，面试官很可能会追问这个。你目前仿真用的工具是Vivado还是别的？

这道题的本质不是在考你写不写得出去雾算法，而是在考你有没有做过从算法到RTL的权衡取舍。我当年校招面过几家做ISP的公司，几乎每家都会问类似的问题。我的建议是：先别急着写代码，拿一张纸画清楚数据流和时序图。暗通道先导的核心瓶颈是窗口大小——15×15意味着你要同时拿到225个像素值才能算一个结果。最直接的行缓冲方案是存14行加当前行，每行开一个双端口BRAM，深度等于图像宽度。以1920分辨率为例，单是行缓冲就要14个18Kb BRAM，再加上导向滤波还要一套，BRAM直接奔着30个去了。很多人的误区是不知道暗通道和导向滤波可以共用行缓冲：因为两个模块都需要滑动窗口，只是计算逻辑不同。你可以让行缓冲输出一组窗口数据，同时送给最小值滤波器和均值计算器，这样BRAM用量减半。流水线方面，我习惯把AXI4-Stream的ready/valid握手放在第一级，后面全部用valid打拍、不做反压处理，这样时序好收敛。另外，透射率估计那块其实可以跟最小值滤波共享同一个窗口扫描的结果，省掉一次重复的行缓冲。你准备的时候可以拿一张小尺寸的测试图先仿真，确认每一级latency对齐。顺便问一下，你们公司目标器件是7系列还是UltraScale？LUT和BRAM比例不一样，行缓冲深度也得调。

面试官问这个，八成不是要你把整篇论文流片，而是看你能不能把暗通道先验拆成几个可综合的流水段。核心就两点：行缓冲用双FIFO而不是全帧缓存，透射率估计和导向滤波共用同一个窗口扫描。别在细节上钻牛角尖，先给一个三到五级的流水线框架，再解释为什么每级只存两行数据就够了。追问一下：你目前做过AXI4-Stream的仿真吗？

关于行缓冲资源爆炸这个问题，我建议你先从数据流的角度想清楚一个关键点：暗通道先验和导向滤波其实都依赖滑动窗口，而滑动窗口的输入是相同的像素流。所以最省BRAM的做法不是给两个模块各配一套行缓冲，而是让行缓冲只做一份，输出一组窗口数据后分叉给最小值滤波器和均值计算器。这样15×15窗口原本需要两套共30行左右的BRAM，复用后降到15行左右。

流水线级数分配上，我习惯把接口握手单独拆成一级，因为AXI4-Stream的ready/valid组合逻辑很容易成为时序瓶颈。第一级只做tvalid打两拍、tready组合输出，不参与任何计算。第二级做行缓冲加最小值滤波，这里注意把一维最小值拆成两拍：第一拍算行方向的最小值，第二拍算列方向的最小值，这样每拍逻辑深度减半。第三级做透射率估计，其实就是拿暗通道值除以大气光值再取补，一个减法加一个移位就能搞定。第四级做导向滤波的均值和方差计算，复用第二级的行缓冲输出，最后一级做像素恢复。每级之间用valid打拍同步，ready只在第一级反压，后面全部直通。

还有一个容易被忽略的点：导向滤波的均值计算不要用除法器，15×15窗口的均值除以225，可以用右移8位近似除以256，误差在1%以内。省下的DSP可以留给透射率估计的乘法，或者干脆省掉不例化。另外大气光估计通常取暗通道图中前0.1%亮度的像素平均，这个可以在帧消隐期用软件算好写进寄存器，不用在硬件里做排序，否则资源会失控。

你目前手头有没有一个现成的AXI4-Stream仿真环境？或者你打算用Vivado的IP包还是自己写driver？这个会影响你调试的节奏，面试官有时候也会顺带问一句你平时怎么验证时序。