我准备参加2026年FPGA大赛，项目是做实时车牌识别，用的安路FPGA，现在LUT资源爆了，大概超了30%。听说可以用算子融合和LUT共享来优化，但不知道怎么具体操作。比如卷积层和激活层怎么合并？多个小查找表怎么共享？有没有现成的代码框架可以参考？求大神给个具体步骤，最好有资源对比表，谢谢！
暂无回答，欢迎成为第一位解答者。
登录后可在本页底部提交回答
登录后即可参与回答 去登录
描述场景与已尝试方案，更容易获得有效解答
暂无相似问题，可 浏览问答广场 发现更多讨论。
我准备参加2026年FPGA大赛，项目是做实时车牌识别，用的安路FPGA，现在LUT资源爆了，大概超了30%。听说可以用…
返回问答广场
