最近在准备FPGA校招面试，简历上写了DDR3图像缓存项目，但实话实说当时就是调MIG IP核，时序参数都是默认的。面试官一追问bank group、tRCD、tRC这些就懵了。现在离面试还有两周，想系统补一下DDR3控制器底层原理和读写时序，有没有推荐的资料或者学习路径？另外，如果面试官让我画DDR3读写状态机，我该怎么答才显得有实战经验？
暂无回答，欢迎成为第一位解答者。
登录后可在本页底部提交回答
登录后即可参与回答 去登录
描述场景与已尝试方案，更容易获得有效解答
暂无相似问题，可 浏览问答广场 发现更多讨论。
最近在准备FPGA校招面试，简历上写了DDR3图像缓存项目，但实话实说当时就是调MIG IP核，时序参数都是默认的。面试…
返回问答广场
