最近在紫光同创的FPGA上移植RISC-V软核，把UART和GPIO外设挂在AXI总线上，结果CPU一访问外设就死机，用ILA抓波形发现地址总线上数据完全对不上。查了手册也没找到具体例子，怀疑是地址译码逻辑或者总线对齐的问题。有没有大佬遇到过类似情况？能不能分享下地址映射和总线互联的排查思路，比如从哪几个方向入手定位问题？
暂无回答，欢迎成为第一位解答者。
登录后可在本页底部提交回答
登录后即可参与回答 去登录
描述场景与已尝试方案，更容易获得有效解答
暂无相似问题，可 浏览问答广场 发现更多讨论。
最近在紫光同创的FPGA上移植RISC-V软核，把UART和GPIO外设挂在AXI总线上，结果CPU一访问外设就死机，用…
返回问答广场
