2026年FPGA大赛省赛选题，做边缘AI缺陷检测还是做高速数据采集卡更容易拿省一？

我想从评委的实际打分逻辑倒推一下，可能比单纯比较两个方向更有用。省赛评委看的是作品完成度加指标可复现性，创新点只是加分项，不是决定项。理解这一点，选题就变成了一道风险题：哪个方向能在答辩那天稳稳跑出可展示的结果。

先说AI方向。它的诱惑在于标题好看，但坑在于链路太长：摄像头采集、图像预处理、模型推理、结果输出，任何一环掉链子都交不出东西。你们没人懂量化，那模型基本只能跑在PS端或者用现成IP，一旦要上PL做加速，就会撞上权重定点化、DDR带宽、算子支持这几道坎。省赛周期里从零啃通这些，风险偏高。除非你们能直接借用成熟的开源加速器IP，把精力压在应用层，否则很容易做到一半卡死。

再看采集卡方向。它的诱惑在于指标是硬的：采样率、有效位数、传输带宽，测出来是多少就是多少，评委也认。真正的风险点集中在高速ADC的PCB设计上——信号完整性、时钟抖动、电源噪声，这些确实容易翻车。但这里有个关键判断：如果你们队里没人有高速板设计经验，那问题不在FPGA，而在硬件。能不能找导师借一块现成的采集板，或者用现成评估板加自制逻辑，把高风险部分外包出去？如果能，采集卡方向的完成度会高很多。

所以我的建议是分两步走。第一步，先问自己一个问题：我们队里有没有人能搞定高速PCB，或者能不能拿到成熟的硬件平台？如果答案是否定的，那采集卡这条路其实已经被堵死了一半，剩下的选择就不是押AI还是押采集，而是想办法降低硬件风险。第二步，如果硬件能解决，优先选采集卡，因为指标可复现，答辩时你有数据可讲，评委也容易给分。

还有一个折中思路值得考虑：做一个偏采集、带轻量智能处理的作品，比如用FPGA做高速数据采集加简单的阈值或统计判断，既保留指标，又能蹭一点智能的边。这样既不用啃模型量化，又能让标题不那么传统。不过要提醒一句，这种折中如果处理得不好，容易两头都不深，反而拉低完成度。

最后回到你们导师说的AI噱头。噱头在省赛里确实有作用，但它只在作品完整的前提下才起作用。一个跑不起来的AI作品，噱头再足也拿不到省一。

你们现在手上有现成的高速采集板或者能借到的评估板吗？这个条件基本决定了该往哪边走。

个人感觉很多人把选题想复杂了，其实省赛这个层级，评委最怕的不是你做得传统，而是你答辩时东西跑不起来。AI方向最大的问题不是难，是链路太长且每个环节都有不确定性，模型量化、内存带宽、算子支持，随便一个卡住就是几周。采集卡方向的不确定性反而集中在一个点上：硬件。

所以我的思路是，先评估你们能不能把这个单点风险转移出去。比如用现成的ADC评估板，或者找实验室借一块已经验证过的采集板，你们只负责FPGA端的逻辑和传输，这样指标就是可控的。如果能做到这一点，我倾向选采集卡，因为采样率、有效位数这些数字是硬通货，评委一看就懂，也容易复现。

如果借不到硬件，那就要么选AI但只做应用层，要么换一个对硬件要求不高的题目，别硬碰高速接口。创新点可以靠应用场景来补，不一定非得是模型本身。

你们实验室有没有现成的高速采集平台可以借？这个先确认一下比较好。

先别急着在AI和采集卡之间二选一，我建议你把问题换个问法：省赛那天，你们三个人能不能在评委面前完整跑通一遍，并且指标是当场能测出来的。这个门槛一立，两个方向的风险结构就完全不一样了。

AI方向的麻烦在于链路长，而且每一环都有不确定性。摄像头采集、预处理、模型推理、结果输出，再加上如果要把推理放到PL端做加速，就要碰权重量化、DDR带宽、算子支持这几件事。你们做过UART和图像灰度，说明数字逻辑和基本时序是有底子的，但从灰度到卷积加速中间隔着的不是一点代码量，是一整套工具链认知。没人懂量化的话，最现实的做法是模型直接跑在PS端或者用现成的加速器IP，你们只做数据搬运和显示，那这个题目本质上就变成了一个图像采集加通信的题，AI只是套在外面的一层壳。评委如果追问一句模型怎么部署的、量化误差多少，答不上来就很被动。

采集卡方向的风险反而集中。它不像AI那样到处是坑，它的坑基本就一个：模拟前端和高速接口能不能稳定工作。如果你们能搞到一块已经验证过的ADC评估板，或者实验室有现成的采集平台可以借，那FPGA端要做的就是LVDS或JESD204B的接收、缓存、通过以太网或USB往上送，这些是相对确定的工作，采样率、有效位数、传输带宽这些指标测出来是多少就是多少，评委一看就懂，也容易复现。省赛这个层级，评委最怕的其实不是题目传统，是答辩时东西跑不起来。

所以取舍的关键不在方向本身，在你们能不能把采集卡那条链路上最不确定的一环转移出去。借得到板子，我倾向选采集卡，把精力压在逻辑和传输上，指标做扎实，省一是有机会的。借不到，又必须自己画高速板，那翻车概率确实不低，这时候要么退一步选对硬件要求不高的题目，要么选AI但只做应用层，用场景创新来补，别硬刚高速接口。导师说评委偏爱AI噱头，这话有一定道理，但噱头是加分项，跑不起来是减分项，优先级别搞反。

你们现在能借到的硬件条件到底怎么样？这个决定了后面所有判断。

我想从评委怎么打分倒推一下。省赛评委看的是完成度加指标可复现，创新点只是加分，不是决定项。这么一想，选题就变成一道风险题：哪个方向能在答辩那天稳稳跑出结果。

AI方向标题好看，但链路太长，摄像头、预处理、推理、输出，哪一环掉链子都交不出东西。你们没人懂量化，模型基本只能跑在PS端或者用现成IP，一旦要上PL加速，权重定点化、DDR带宽、算子支持这几道坎躲不掉。省赛周期里从零啃通，风险偏高。

采集卡方向指标是硬的，采样率、有效位数、传输带宽，测出来多少就是多少，评委也认。真正的风险集中在高速ADC那块板子上。如果板子成熟或者能借到，你们只做FPGA端逻辑和传输，这个方向反而更容易做扎实。

所以我的建议是，先看硬件条件，再看队伍能力，别先看题目名字。

先泼个冷水：导师说评委偏爱AI噱头，这话对一半。省赛评委确实会对AI两个字多看两眼，但那是初审看题目的时候。到了答辩现场，真正决定分数的还是东西跑不跑得起来、指标能不能当场复现。我见过太多挂着AI名头结果演示时PPT比板子讲得多的队，分数并不好看。

你们队伍画像其实挺清楚的：会UART，会图像灰度，说明时序和基本数据通路没问题，但离卷积加速中间还隔着量化、DDR带宽、算子映射这一整套东西。没人懂量化，最现实的走法是模型跑在PS端或者直接调现成加速IP，你们只做搬运和显示——那这题本质就退化成图像采集加通信，答辩时评委追一句「推理在哪跑的、帧率多少、量化误差怎么控的」，很容易露馅。

所以我的判断是：AI方向不是不能选，是选之前得先确认你们有没有现成的部署链路可以借，比如师兄留下的PYNQ工程、现成量化脚本。有，就做AI，把创新点压在应用场景上；没有，从零啃，省赛周期内风险太高。

采集卡那边，风险其实高度集中在一块板子上。如果实验室能借到成熟的高速ADC评估板，你们只写FPGA端采样逻辑、缓存和传输，采样率、有效位数这些指标是硬通货，测出来多少评委就认多少，重复性也好。真正怕的是自己画板子调高速接口，那才是无底洞。

一句话：别按题目名字选，按「答辩那天能不能稳稳跑通」选。你们手头到底能不能借到一块验证过的高速采集板？这个条件比什么都关键。

借你这个提问，我把选题这件事拆成一条因果链来讲，可能比直接给结论有用。

起点是省赛的评分现实。评委手里的表通常分几块：完成度、指标可测性、技术难度、创新性、答辩表现。注意顺序——创新性往往排在完成度后面。这意味着一个残酷的事实：一个传统题目做到八成完成度，大概率比一个AI题目做到四成完成度得分高。你们现在纠结的AI还是采集卡，其实是在纠结用哪种方式去凑那个「完成度」。

顺着这条链往下推。AI方向为什么完成度难保证？因为它是一条长链路：采集、预处理、推理、后处理、显示。每一环单独看都不难，但环环相扣，任何一环出问题，整条链就断。你们做过图像灰度，等于链路的前两环有了底；但推理这一环，如果没人懂量化，模型就只能跑在PS端。跑在PS端不是不行，问题是PS端跑CNN帧率往往很难看，评委一问实时性就尴尬。想上PL加速，就要面对权重定点化、DDR带宽够不够、算子支不支持这三座山。省赛一般三四个月周期，从零爬这三座山，说实话是赌运气。

再看采集卡。它的链路短：模拟前端、ADC、FPGA采样与缓存、传输、上位机。风险不是均匀分布，而是几乎全压在ADC那一块——尤其是高速ADC的PCB布局布线、时钟抖动、电源噪声。如果这块板子你们自己画，翻车概率不低；如果借到现成的评估板，风险瞬间从「可能全盘皆输」降到「逻辑写好就能出数」。这时候采样率、有效位数、传输带宽全是可测的硬指标，答辩时上电一测，数据摆在那，评委没什么可挑的。

所以取舍的关键不在题目本身，在于你们能不能把采集卡的单点风险转移出去。能借到板子，我倾向采集卡，稳。借不到、又不甘心做纯传统题，那就选AI但明确只做应用层部署，把创新点写在应用场景和系统集成上，别硬碰PL加速。最怕的是两头都想要：既想AI噱头又想自己画高速板，那基本是给自己挖坑。

补一句关于学习路径的：如果你们最终选AI，先花一周把「模型怎么变成能在板子上跑的东西」这条流程走通一遍，哪怕是最小的MNIST，跑通了再谈缺陷检测。这一步能帮你判断队伍到底吃不吃得下这个方向。你们导师对「必须上PL加速」有没有硬要求？这个也影响选择。