2026年FPGA大赛企业命题里要求「用国产高云GW5A做低功耗边缘AI」，队伍只有三个人，怎么分配算法、硬件、文档才不至于有人闲死有人累死？

先说结论：你们这个三人配置，最怕的不是分工不均，而是接口没冻结就开始各干各的。我的建议是按「接口先行」拆，前两周只干一件事——把数据格式和模块接口钉死。

具体怎么钉？算法那位会Python的同学，别急着上板子，先在高云GW5A的定点约束下做一版Python参考模型：输入是多大特征图、卷积核几乘几、每层输出通道数、激活函数用什么、量化到int8还是int16，全部写清楚。硬件那位会Verilog的同学，同步搭一个可综合的骨架，哪怕PE阵列还没填满，先把数据流通道、行缓存、存储带宽预算跑通。文档那位不是闲人，他负责把接口表、时序图、功耗测量方案整理成团队能用的文档，顺便学一下高云EDA工具链怎么建工程、怎么跑综合。

关键在第二周结束前冻结接口。什么叫冻结？就是算法侧输出的定点模型和硬件侧接受的位宽、符号、饱和策略必须完全对齐，之后谁改谁请全队吃饭。这一步做扎实，后面三个人才能真正并行：算法调模型精度，硬件填PE和流水线，文档跟仿真验证、功耗测量。

排期上，前两周是「对齐期」，第三到五周是「并行开发期」，第六周开始联调。联调阶段最容易出现算法等硬件、硬件等算法的死锁，解法是提前准备一个「假数据通路」：硬件侧先用固定测试向量跑通，算法侧先用Python验证结果，两边对得上再换真实数据。

至于有人闲死有人累死，根源往往在文档那位被当成打杂的。让他负责功耗报告和验证脚本，这两块其实很耗时间，而且和算法、硬件都强相关，反而能成为粘合剂。你们现在板子到手了吗，高云工具链装的是哪个版本？这个会直接影响前两周能不能顺利跑通骨架。

三个人别按「算法/硬件/文档」分，按「数据流/PE/验证」分，文档穿插着做，不然写文档那位真会闲到怀疑人生。

我打过一个类似的AI+FPGA命题，说点实在的。你们最大的风险不是分工，是三个人都以为别人会先动。我的做法是：第一周只做一件事，把整条链路的「数据契约」写出来——输入图像尺寸、每层特征图大小、权重量化位宽、输出类别数，全部落在纸上。这份东西算法和硬件都要签字。

然后按两条线并行：算法线用Python搭定点模型，先不管硬件，目标是精度掉点不超过可接受范围；硬件线用Verilog搭可综合骨架，先不管算法，目标是把数据流跑通、综合不报错。文档那位这时候别闲着，去把高云GW5A的功耗测量流程摸清楚，顺便写接口文档和测试计划。

第三周开始合流，算法给硬件定点权重和测试向量，硬件给算法仿真波形。这时候最容易卡住的是位宽和饱和策略对不上，所以前两周冻结接口不是形式主义，是保命。功耗报告别留到最后，从第一次上板就开始记录，不然最后两周通宵都补不回来。你们现在算法侧有现成的轻量CNN模型吗，还是打算从零搭？这个决定前两周的工作量。

三个人里那个只会写文档的，其实是最容易被浪费掉的资源。我建议先别急着分算法硬件，先花半天把交付物倒推出来：能跑通的demo、功耗报告、答辩PPT、源码仓库。然后你会发现，功耗报告和答辩这两块占的权重不低，而且它们对时序的依赖很小，完全可以提前动手。所以那个同学第一周就该去啃高云EDA的功耗估算流程，把静态功耗和动态功耗怎么测、用什么工具、需要哪些中间文件摸清楚，顺便把工程模板建好。这样等硬件同学要综合的时候，环境已经现成了，不用从零踩坑。剩下两个人，一个负责Python定点参考模型，一个负责Verilog骨架，但关键是第三周之前必须把数据格式钉死，比如特征图是int8还是int16、卷积核怎么排、行缓存多大。这个接口一旦定了，两边就能各跑各的，不用互相等。最容易翻车的地方是量化策略对不上，算法说饱和截断，硬件做成四舍五入，最后精度掉得莫名其妙。所以建议第二周就交换一次测试向量，哪怕模型还没训练完，先用随机权重跑通数据通路。至于排期，前两周并行，第三周合流，第四周上板调功耗，留一周缓冲。你们现在最该确认的是：高云那套工具链你们有人装过吗，综合和功耗是不是同一个工程？这个不搞清楚，后面全是返工。

先说一个判断：这种三人队，最大的敌人不是任务多，而是串行等待。算法同学等硬件出结果才能验证精度，硬件同学等算法给权重才能跑通，文档同学等两边都定了才能写——如果按这个顺序走，最后一周必崩。所以整个排期的核心思路只有一句：把能解耦的部分全部提前并行，把必须耦合的部分压缩到最短时间窗口内集中解决。

具体怎么解耦？算法侧其实不依赖板子。那个会Python的同学，第一周就该在纯软件环境里搭一个定点参考模型，输入输出尺寸、每层通道数、量化位宽、激活函数全部写死，用numpy或者简单的框架模拟int8推理，先把精度基线跑出来。这一步不需要任何硬件知识，也不需要等谁。硬件侧同样不依赖算法，会Verilog的同学第一周搭一个可综合的骨架，哪怕PE阵列是空的，先把数据流通道、行缓存、存储带宽预算跑通，确保综合不报错、时序能收敛。这两条线在第三周之前完全可以零交流。

那什么时候必须耦合？就是第三周交换定点权重和测试向量的时候。这时候算法给硬件一份量化后的权重和输入样本，硬件跑仿真把输出波形或结果回给算法，两边对齐数值。这里最容易卡住的是位宽和饱和策略不一致，所以第二周末必须冻结接口文档，写清楚每个张量的数据类型、符号位、饱和方式。这份文档谁写？就是那个只会写文档的同学，但他不是被动记录，而是要主动去问、去确认、去逼两边签字。

文档同学还有一块独立战场：功耗。高云GW5A的功耗报告不是最后填个表就完事，需要从第一次上板就开始记录，包括时钟频率、资源占用、动态翻转率这些。他可以在第二周就开始建测量流程，把工具链跑通，这样等硬件同学要出报告时，数据已经攒好了。

最后说取舍。如果时间实在不够，优先保数据通路跑通和功耗数据完整，精度可以适当让步。评委看的是工程闭环，不是刷榜。你们现在工具链装好了吗，综合和功耗是不是同一套流程？这个先确认，不然排期都是纸上谈兵。