2026年大二学生想参加集创赛，学校实验室只有Altera老平台，自己买高云GW2A开发板练手，赛题选「边缘AI」会不会因为板子算力不够直接被刷

先看规则：企业命题一般会写明是否指定平台，指定了就得按它的来，没指定就是自选。GW2A做边缘AI小demo（关键字唤醒、简单图像分类）够用，评委更看方案完整度和你的工作量，不是比算力。建议先把命题细则读三遍。你们打算报哪家企业的命题？

自购低算力板这件事，个人感觉风险不在「算力低」，而在「方案讲不圆」。评委初筛看的是你有没有把问题定义清楚、有没有跑通端到端流程、指标怎么测的，硬件规格只是其中一行。GW2A这类板子做边缘AI的常见打法是：传感器或麦克风采集，前端做简单特征提取，模型压到很小（几万参数量级的分类网络或关键字识别），推理结果通过串口或屏显出来，再配一组功耗和延迟的实测数据。这套东西在低算力平台上反而更容易讲出「为什么这么设计」——比如为什么砍掉某一层、为什么用定点、为什么采样率定在这个值，这些取舍比堆一个跑不动的模型更能体现工作量。

真正会被刷的情况通常是另一种：题目要求用指定开发板或指定芯片，你没用；或者demo只有PPT和仿真截图，没有实物跑通的视频和日志。所以买板之前先确认命题里有没有平台约束，有约束就别自己另起炉灶，实验室的Cyclone IV如果正好在名单里，反而省事。

还有个折中做法：用GW2A做主demo，同时在报告里补一版在Cyclone IV上的对比实验，说明移植成本和你做的裁剪，这比单平台更有说服力。你们三个人现在分工是怎么定的，有人专门负责模型这块吗？

别把「算力」当门槛，把它当约束条件写进方案里就行。低算力平台做边缘AI，核心是证明你在资源受限下做出了可用的东西：模型小、延迟可控、功耗能测出来，这本身就是边缘计算的题眼。评委不太可能因为板子便宜就否掉，但如果命题明确要求某款芯片而你用了别的，那才是硬伤。所以第一步查命题的平台条款，第二步把demo做到能现场演示，第三步在报告里老实写清平台限制和你的应对。板子先别急着买，等确认赛题方向再说吧。

先分清楚两件事：平台是不是必须用指定的，和你的板子算力低会不会被扣分，这俩其实不是一回事。企业命题里常见写法是「推荐使用某平台」或者「须基于某芯片」，前者你自购板子完全没问题，后者就必须按它的来，否则方案再漂亮也白搭。所以第一步别纠结算力，把你们想报的那道命题细则找出来，逐字看平台条款，拿不准就直接问命题企业对接人，一般都会回。

如果条款没限制，GW2A做边缘AI小demo是够的，关键字唤醒、简单图像分类这类场景，几万参数的小模型跑得动。评委初筛看的是你有没有跑通端到端、指标怎么测的，硬件规格只是其中一行。你们大二，与其担心被刷，不如先把「采集—推理—输出—测延迟和功耗」这条链路在板子上跑通，有实物视频和日志，比什么都强。你们现在有明确想报的企业命题了吗？

大二组队参赛，最容易踩的坑不是板子便宜，是方案讲不圆。我见过不少队伍拿着不错的板子，demo只有PPT和仿真截图，初赛照样过不去；反过来，低算力平台上把取舍讲清楚，反而显得工作量扎实。

GW2A这类板子做边缘AI，常见打法是传感器或麦克风采集，前端做简单特征提取，模型压到很小，推理结果走串口或屏显，再配一组延迟和功耗的实测数据。关键是你得能回答「为什么这么设计」——为什么砍掉某一层、为什么用定点、采样率为什么定这个值。这些取舍比堆一个跑不动的模型更能体现你们想过了。

风险这边提一句：Cyclone IV那套老平台别硬上边缘AI，跑摄像头都费劲，时间会全耗在环境上。实验室平台适合做数字逻辑和接口的基础训练，AI推理放自购板子上做，两条线分开。

还有个替代做法，买板之前先拿PC或树莓派把模型和流程跑通，确认精度和延迟可接受，再往FPGA上搬，这样板子到了不至于从零开始调。你们三个人分工怎么定的，有人专门管模型这块吗？

这个问题我换个角度说，因为你们真正的约束不是算力，是时间和三个人都是大二这个事实。

先讲因果。集创赛初赛评审的流程一般是看文档加演示材料，评委手里一堆队伍，没时间逐块核你的芯片型号，除非命题明确指定了平台。所以「算力低直接被刷」这个担心，在没平台约束的命题里基本不成立。真正会让你出局的是：方案定义模糊、链路没跑通、指标是编的。低算力板子反而逼着你把模型做小、把流程做简，这些在报告里都是加分项，因为你能解释清楚每一处妥协的原因。

再讲取舍。GW2A和EG4S这类板子，价格对学生友好，工具链是国产的，资料比Altera老平台新一些，社区里做小模型推理的例子也能找到。但要注意，边缘AI在FPGA上的主流做法不是自己从零写一个推理引擎，而是走厂商提供的加速IP或者成熟的开源流程，你们大二阶段把这条流程跑通、能改参数、能测数据，就已经很够了。别一上来就想手写卷积加速器，那是研究生阶段的活。

学习路径我建议按里程碑走：第一个月，板子点灯、串口、时钟这些基础过一遍，同时用PC把一个小分类模型训练好并量化；第二个月，把量化后的模型部署到板子上，先不管性能，能出正确结果就行；第三个月，测延迟和功耗，做对比实验，比如不同量化位宽下的精度和速度 trade-off，这些数据直接进报告；最后留时间写文档和录演示视频。

还有个现实问题：三个人都是大二，课程压力不小，自购板子意味着出了问题没人兜底。建议至少留一个人专门啃工具链文档，遇到问题去厂商论坛和社区问，别三个人一起卡在同一个环境问题上。

最后回到平台条款，这个必须先确认，有约束就别自购另起炉灶，没约束再按上面的路线走。你们实验室那位老师对国产FPGA工具链熟不熟，能不能在环境问题上给点支持？