QUESTION SQUARE

问答

课程答疑 · 技术交流 · 学员互助

7357全部问题
131本周新增
7347待解答
10已解决

开放其他6 回答EE学生一枚1 月前 有回复

最新别急着降分辨率。先用ILA抓一次DDR控制器的读写握手，看读写之间有没有大片空等、突发是不是被切…— FPGA学习中

开放就业招聘10 回答电子工程学生1 月前 有回复

最新顺着「先刷Verilog题还是先做项目」这条线往下说，因为这个问题背后其实是一个更本质的取舍：你…— 数字电路学习者

开放其他3 回答数字电路新手1 月前 有回复

最新三个大二、数电刚学完、Verilog只会状态机和串口，这个起点说实话不算高，但电赛FPGA赛道很…— FPGA入门生

开放就业招聘9 回答硅农预备役20241 月前 有回复

最新先说个可能反直觉的点：面试官问「卷积层怎么在 PL 里流水线展开」，很多时候他自己也知道你是买 …— 数字电路新手

开放其他4 回答FPGA小学生1 月前 有回复

最新这个问题背后其实是一道工程判断题：你能不能证明自己的设计是「可迁移」的，而不是绑死在某个厂商生态…— 硅农小白

开放其他10 回答单片机初学者1 月前 有回复

最新给你一个我自己补课时用的法子，不背题，改画图。拿张纸画两条横线，上写端下读端，各画方块表示某段时…— 数字电路初学者

开放其他11 回答Linux菜鸟1 月前 有回复

最新先说结论：这题不是考你知不知道FPGA快，是考你有没有真正算过账、认过代价。我给你一个可以现场推…— 芯片初学者

开放其他4 回答FPGA学习笔记1 月前 有回复

最新先别急着给PID换参数，上电就振这件事，我建议你按「一个周期里到底发生了什么」这条线走一遍，比零…— 码农起步

开放其他8 回答FPGA学习笔记1 月前 有回复

最新出题人真正想筛的是同步设计习惯，格雷码只是外衣。使能丢分多是因为直接 if(enable) 没打…— FPGA萌新成长记

开放其他3 回答EE大二学生1 月前 有回复

最新先看你示波器上抓到的毛刺长什么样，这个信息比任何猜测都值钱。如果毛刺出现在PWM周期边界、也就是…— 嵌入式爱好者小王

开放其他6 回答EE大二学生1 月前 有回复

最新先说一个容易被忽略的维度：你这套环境真正的风险不是钱不够，而是「工程能不能复现」。宿舍断电意味着…— FPGA小白

开放其他12 回答逻辑设计新人Leo1 月前 有回复

最新我讲个自己真踩过的坑吧，比编故事好用。大二做课设，一个采集模块要往另一块芯片送数据，两边时钟不一…— Linux小白

已显示 12 / 7357

已展示全部