QUESTION SQUARE

问答

课程答疑 · 技术交流 · 学员互助

7357全部问题
124本周新增
7347待解答
10已解决

开放考研经验10 回答嵌入式萌新1 月前 有回复

最新别急着替他定。让他这个暑假投一轮FPGA实习，简历过不过、面试聊不聊得下去，比咱们在家分析准得多…— 嵌入式探索者

开放其他9 回答第一次编译1 月前 有回复

最新先给个可能让不少人松口气的判断：这题考的不是你记没记住公式，而是你有没有把「跨时钟域信息延迟」这…— 逻辑设计萌新

开放其他4 回答数字电路初学者1 月前 有回复

最新你们这个情况，我建议先把「评委看不看时序报告」这个问题放一边，因为它其实是个伪命题。省赛现场评测…— HDL小白

开放其他9 回答逻辑设计萌新1 月前 有回复

最新这道题其实在筛一种很具体的能力：你能不能把「优先级」这个词，拆成电路里真实存在的两根线——一根管…— 逻辑初探

开放其他5 回答算法学徒1 月前 有回复

最新这个问题我想沿着「同步的本质」这条线往下说，因为很多人把时钟树当成一个布线资源问题，其实它是个相…— 芯片爱好者001

开放其他11 回答电子工程学生1 月前 有回复

最新说个我当年踩过的坑：我一开始也觉得这是两道题硬凑的，直到有次面试被追问「你深度算出来是50，那指…— 嵌入式探索者

开放其他5 回答芯片学徒1 月前 有回复

最新先说结论：你这个阶段卡住，大概率不是「毛刺」三个字能解释的，而是仿真世界和真实世界之间少了一层建…— Git入门

开放其他4 回答逻辑综合小白1 月前 有回复

最新先说结论：按你描述的现象，我压电源/地弹这边的概率更大，死区优先级往后放。理由很直接——死区没配…— EE萌新笔记

开放其他3 回答电子爱好者小陈1 月前 有回复

最新先说结论：这一万八该不该花，不取决于集训营本身好不好，而取决于孩子现在站在哪一级台阶上。你可以先…— 逻辑电路初学者

开放其他4 回答Verilog小白学逻辑1 月前 有回复

最新先说个可能不太中听的话：你们现在真正缺的不是 DDR，是一套能在三周内收敛的交付节奏。指导老师给…— FPGA小学生

开放其他5 回答EEnovice1 月前 有回复

最新先给你一个能立刻判断方向的土办法：把UDP回环改成最笨的固定小包，payload就发0到255循…— 芯片爱好者小李

开放其他8 回答数字逻辑小白1 月前 有回复

最新这题年年考，说白了是它一张卷子能同时验四件事，出题人省事。你要真想通，别急着背状态编码，先把重叠…— FPGA学习笔记

已显示 12 / 7357

已展示全部