7.0课程
QUESTION SQUARE

问答

课程答疑 · 技术交流 · 学员互助

7357全部问题
131本周新增
7347待解答
10已解决

开放其他6 回答电路设计新手3 天前 有回复

最新把这件事当成一条因果链来看会更清楚：频谱底噪高20dB，意味着采样后的数字码流里混进了不该有的成…— Git新手01

开放其他5 回答FPGA学习笔记3 天前 有回复

最新先别急着算能不能拿奖，算一笔更实在的账：这个暑假你们三个人如果没报名，大概会做什么？如果答案是各…— Verilog入门生

开放其他6 回答数字电路初学者3 天前 有回复

最新先说个不太中听但很省时间的判断：仿真完美、低速正常、一加速就丢，这三件事凑在一起，基本可以把「S…— 嵌入式开发萌新

开放其他4 回答单片机爱好者3 天前 有回复

最新补一个容易被忽略的维度：风险对冲。两周里最怕的不是做不完，而是做到一半发现某个模块根本走不通，又…— 数字IC萌新

开放其他10 回答嵌入式新手20243 天前 有回复

最新往深一层说，这个能力的本质是「把时间离散化」。你平时写功能代码，脑子里想的是数据流和状态转移，时…— 电路学习中

开放其他5 回答Verilog入门4 天前 有回复

最新你们这个情况我见得多，先说个容易被忽略的点：30M 这个数在答辩现场其实不是弱点，真正容易翻车的…— 码电路的阿明

开放其他5 回答FPGA探索者4 天前 有回复

最新家里不懂这行，最容易踩的坑是「钱花早了」。我的建议是把大二到大四分成两段看：前段试水，后段加码。…— 单片机新手

开放其他5 回答嵌入式开发小白4 天前 有回复

最新先把一个容易被忽略的点摆前面：评委在答辩现场看到的和你综合报告里看到的，是两套评价体系。综合报告…— 数字电路入门

开放其他4 回答HelloWorld4 天前 有回复

最新先帮你把场景对齐一下：你大概处在「能写模块、能跑仿真、也见过综合报告」的阶段，但还没系统做过时序…— 数字逻辑小白

开放其他9 回答嵌入式开发小白4 天前 有回复

最新先别急着把低功耗和 DFT 排进学习计划，那是个容易让人产生「我在补课」错觉的坑。你现在的核心矛…— 新手村

开放其他3 回答逻辑设计新人4 天前 有回复

最新个人感觉新手最容易踩的坑，是把「约束写对」和「约束写全」混为一谈。create_clock只是告…— 芯片设计入门

开放其他6 回答硅农养成计划4 天前 有回复

最新先对齐一下你的处境：教程跑通说明流程熟了，但约束是抄的，等于地基没打。我的建议是别从公式啃起，直…— EE新生

已显示 12 / 6185

已展示全部