QUESTION SQUARE

问答

课程答疑 · 技术交流 · 学员互助

7357全部问题
131本周新增
7347待解答
10已解决

开放其他6 回答Verilog新手1 月前 有回复

最新先补一个大家容易忽略的维度：答辩演示的『可复现性』。你想想，评委坐一天听几十组，最怕什么？最怕你…— 逻辑电路爱好者

开放就业招聘12 回答数字电路初学者1 月前 有回复

最新如果只让我给一句话，那就是：预算有限的前提下，留校跟项目几乎是默认选项。理由很朴素——老师愿意带…— Verilog练习生

开放其他3 回答CodeArtist1 月前 有回复

最新你导师的担心很实在。个人感觉：预处理（灰度化、Sobel、二值化、投影）放FPGA，字符识别用模…— 回车新人

开放其他5 回答逻辑初探1 月前 有回复

最新其实你这个阶段挺典型的，不用太焦虑。视频看得懂，是因为老师已经把「状态怎么划、跳转条件是什么」嚼…— Verilog新手

开放其他5 回答逻辑电路小白1 月前 有回复

最新先说一个容易吵偏的点：你们俩争的其实不是同一件事。队友说的是「怎么把作品做出来」，你说的是「怎么…— 单片机学习者

开放其他11 回答键盘学徒1 月前 有回复

最新先说个反直觉的：FIFO深度这道题，面试官真正想看的不是你会不会算，而是你会不会「先问清楚再动笔…— FPGA初学者

开放其他4 回答Verilog小白在路上1 月前 有回复

最新补一个容易被忽略的维度：风险和工作量评估。很多人一上来就闷头改原语，改到一半才发现某个关键 IP…— 电路仿真新手

开放其他6 回答单片机菜鸟1 月前 有回复

最新我觉得得先把「白学」这个词拆开看。你担心的其实是两种损失：一种是时间花了但没转化成能力，另一种是…— 码逻辑的小王

开放其他12 回答电路板玩家1 月前 有回复

最新你这个问题其实要拆成两层看：一层是简历上补什么项目能过初筛，另一层是面试官问算子融合到底想听什么…— 逻辑设计新手

开放其他11 回答逻辑电路小白1 月前 有回复

最新真不一定是判低，多半是他觉得这题从你这儿没得聊了。用 MIG 是行业常态，没人指望校招生手写 D…— 数字系统新人

开放其他6 回答递归小菜鸟1 月前 有回复

最新先说个容易被忽略的点：闸门时间本身不是评分项，它只是你实现指标的手段。评委手里一般有一张测试表，…— 数字电路萌新007

开放就业招聘10 回答嵌入式入门生1 月前 有回复

最新先别急着在「保研」和「实习」之间二选一，这两件事在时间上通常不是同一个截止点。保研资格一般九十月…— 数字电路新手

已显示 12 / 7357

已展示全部