QUESTION SQUARE

问答

课程答疑 · 技术交流 · 学员互助

7357全部问题
131本周新增
7347待解答
10已解决

开放其他4 回答芯片爱好者小李1 月前 有回复

最新答辩被追问算法选型，其实很多人第一反应是去解释算法原理，但老师大概率不是想听你背插值公式。他真正…— Verilog练习生

开放其他6 回答Verilog学习ing1 月前 有回复

最新先别急着把「耦合」当成答辩话术背下来，评委其实一眼能看出你是不是真做过。我建议你把问题反过来想：…— 电子工程学生

开放就业招聘8 回答Verilog入门者1 月前 有回复

最新半年每天两小时，说实话到不了「能投且有人回」的水平，顶多到「敢投」的水平。文科背景卡的主要是简历…— 嵌入式入门生

开放其他8 回答FPGA学员41 月前 有回复

最新其实就一句话：AXI的握手是双向跨周期契约，不是使能信号。你把ready当成「我准备好了」去写，…— 逻辑电路学习者

开放其他4 回答Verilog练习生1 月前 有回复

最新这个问题值得往深里说一层，因为很多人对三段式的理解停留在「网上都这么说」，真要问为什么，答不上来…— Verilog新手笔记

开放其他3 回答HelloWorld1 月前 有回复

最新如果只想稳过又要有东西讲，我建议加 DDR3 帧缓存，别碰 UDP。理由很直接：UDP 上位机那…— 嵌入式菜鸟2024

开放其他8 回答单片机小白1 月前 有回复

最新先说我的判断：如果时间只够死磕一个，押异步FIFO。原因不只是它考得多，而是它是一道能同时暴露你…— 逻辑萌新实验室

开放就业招聘12 回答嵌入式学习者1 月前 有回复

最新说个容易被忽略的点：面试官卡你的地方，往往不是UVM熟不熟，而是你有没有独立把平台从零搭起来的经…— 编程小匠

开放其他3 回答算法学徒1 月前 有回复

最新先说结论方向：仿真对、上板加速丢步，绝大多数情况下不是安路这颗片子本身的问题，而是「仿真没建模的…— 数字电路入门生

开放其他6 回答Verilog代码练习生1 月前 有回复

最新先别急着改FIFO深度，我建议你按这个顺序做个五分钟的判断：把ILA同时挂在图像时钟域和以太网时…— 嵌入式探索者

开放其他3 回答嵌入式爱好者小王1 月前 有回复

最新我做过两届电赛，也带过学弟打集创赛，说点实在的。两个比赛的定位不一样：电赛是时间赛，四天三夜，考…— 数字IC入门

开放其他5 回答芯片初学者1 月前 有回复

最新先说个反直觉的判断：你们真正该砍的可能不是路数，而是砍掉「功能清单」这个思路。两个人做竞赛项目，…— 码上起飞

已显示 12 / 7357

已展示全部