QUESTION SQUARE

问答

课程答疑 · 技术交流 · 学员互助

7357全部问题
165本周新增
7347待解答
10已解决

开放其他3 回答Verilog练习生3 天前 有回复

最新补一个容易被问穿的风险维度：你们的等效采样如果靠 FPGA 内部延时链或者时钟相位切换来实现步进…— 数字电路学习者

开放考研经验12 回答第一次编译3 天前 有回复

最新我换个角度说，家长纠结的其实不是课表，是「哪条路上孩子不用靠课外补课」。数字前端招聘看的是可综合…— 数字电路入门生

开放其他5 回答逻辑综合小白3 天前 有回复

最新先按最小可行路径排个序：第一步算分频误差，第二步查 FIFO 满标志和跨时钟域，第三步才动上位机…— 数字电路初学者

开放就业招聘10 回答FPGA萌新在路上3 天前 有回复

最新换个别的角度说吧，这两万块最该担心的不是打了水漂，而是它会把孩子一条本来能走通的路提前堵死。微电…— 电子技术学习者

开放其他10 回答逻辑电路小白3 天前 有回复

最新往深一层说，你真正焦虑的不是词，是「我到底能扛住多深的追问」。那不如反过来设计：先假设面试官一定…— 码电路的阿明

开放其他4 回答数字IC新手4 天前 有回复

最新三个月别碰重传，坑最深。个人感觉最稳的是做「接收端反馈加自适应限速」，原链路不动，只加一条反向小…— 硬件小白

开放其他3 回答Verilog小白在路上4 天前 有回复

最新我换个角度讲，沿着『你们三个人到底会不会被这件事拖死』这条线往下捋。 电赛控制题的评分逻辑，本质…— FPGA学号1

开放其他3 回答单片机新手小王4 天前 有回复

最新先把一个容易被忽略的点说清楚：EG4S20 的片上 RAM 大概一百多 Kb 量级，这是硬约束，…— Verilog小白在线

开放就业招聘11 回答电路板玩家小王4 天前 有回复

最新这个问题我换个角度讲，因为「会不会被当转行」其实是个伪命题，真正的风险在别处。面试官判断你是不是…— 电路板调试员

开放其他3 回答EE在校生4 天前 有回复

最新关键是把「我做了一个东西」变成「我证明了某个方案更好」，前者是课设，后者才是毕设。同步误差和定点…— 嵌入式小白菜

开放其他3 回答硅农小白4 天前 有回复

最新别继续堆模块了，先做一个能跑通的小系统。关键不是功能多，而是从第一天就统一顶层、统一时钟方案、统…— 数字设计新人

开放其他4 回答硅农养成计划4 天前 有回复

最新先别急着加书，问题多半不在『还缺哪本』，而在你已有的书里那条链没闭合。语法书看完搁置太正常了——…— EE小白

已显示 12 / 7357

已展示全部