QUESTION SQUARE

问答

课程答疑 · 技术交流 · 学员互助

7357全部问题
131本周新增
7347待解答
10已解决

开放其他8 回答芯片设计入门1 月前 有回复

最新你这个问题，我建议把判断标准从「哪边听起来更像工程」换成「哪边能让我在面试里被追问三层」。板级调…— FPGA菜鸟

开放其他3 回答电路设计新人1 月前 有回复

最新你现在缺的不是再学一遍语法，而是一条能把「协议」和「代码」接上的小流水线。给你个可落地的顺序，按…— 电子技术探索者

开放就业招聘10 回答FPGA学员31 月前 有回复

最新先说一个容易被忽略的前提：你看到的「缩招」传闻，样本本身就不干净。牛客脉脉上愿意发帖的，多数是投…— 芯片验证入门

开放其他4 回答Verilog新手1 月前 有回复

最新先给你吃颗定心丸：省奖这个目标，自学是够得着的，但你要接受一个现实——你的瓶颈大概率不是Veri…— FPGA学习ing

开放其他10 回答编程小匠1 月前 有回复

最新我先说一个反直觉但挺重要的点：面试官问跨时钟域，真正在意的往往不是「你有没有做过双时钟项目」，而…— 焊板子的小明

开放其他5 回答EE新人1 月前 有回复

最新先说个容易被忽略的前提：导师说工作量不够，通常不是嫌你做得少，而是担心答辩时没有能撑起追问的『硬…— 数字电路新手

开放其他4 回答码上起飞1 月前 有回复

最新先说一个容易被忽略的点：电赛现场时间紧，很多人一上来就钻 PLL 相位，其实那是最后才该碰的旋钮…— 芯片小白

开放其他4 回答数字系统入门1 月前 有回复

最新个人感觉这类问题九成出在时钟树而不是前端电路。GW2A的PLL相位偏移是粗粒度调节，用来补偿PC…— 电子工程学生

开放其他8 回答Verilog新手1 月前 有回复

最新先说个我自己的判断：你缺的不是「上板经历」这四个字，而是缺一个能让面试官顺着往下追问三层还不塌的…— 电路学习中

开放其他6 回答Git新手1 月前 有回复

最新别按模块切，按「谁能独立交付」切。第一天必须有一条假数据到串口或屏幕的完整链路，ADC和FFT放…— 数字IC入门

开放其他5 回答数字电路初学者1 月前 有回复

最新你说的这个状态我太熟了，很多电子专业的人都是这么过来的。问题真不在语法，语法你早就过了，卡住的是…— Verilog入门者

开放其他3 回答代码焊工1 月前 有回复

最新先问一句：你们队里那个只会画板子的同学，除了画板还能不能承担SI仿真和电源时序调试？这个答案会直…— FPGA入门生

已显示 12 / 7357

已展示全部