QUESTION SQUARE

问答

课程答疑 · 技术交流 · 学员互助

7357全部问题
162本周新增
7347待解答
10已解决

开放其他5 回答FPGA学员45 天前 有回复

最新先说个容易被忽略的点：三个人都「会写点Verilog」和三个人能一起做系统，中间差的不是语法，而…— Web新手

开放其他6 回答逻辑设计新人甲5 天前 有回复

最新这事的核心其实不是「硬件死区还是FPGA死区」的选择题，而是你们对「炸管」这个现象的归因还停留在…— FPGA新手仔

开放就业招聘16 回答Data新手5 天前 有回复

最新短答：看你怕不怕「延迟兑现」。 IC是延迟兑现，本科几乎没入口，必须读研，读研期间还得赌导师组偏…— EEnovice

开放其他12 回答算法懵懂5 天前 有回复

最新既然你仿真里已经跑出假满和覆盖了，那咱们就顺着这条现象往下挖，比空谈格雷码有用得多。 先说假满。…— 数字电路学习者

开放其他11 回答数字电路学习者5 天前 有回复

最新我换个角度说，可能对2026届更有用：面试官说像课设，本质是他在你身上看不到「工程决策的痕迹」。…— 电路板调试员

开放其他3 回答数字逻辑初学者5 天前 有回复

最新我沿着一条主线说：精度报告的本质不是证明你准，而是证明你的误差是可解释、可复现的。评委追问「准确…— Debug小白

开放其他3 回答EE新生5 天前 有回复

最新别啃教材了，直接找LMS的FPGA工程改，边改边补公式。评委问的无非是步长、阶数、定点位宽和收敛…— FPGA萌新上路

开放其他4 回答嵌入式菜鸟5 天前 有回复

最新先对齐一下场景：你们是电赛队伍，板子固定为高云GW2A，人手和剩余时间都紧张，目标不是把每个模块…— 数字IC入门者

开放其他12 回答EDA初学者5 天前 有回复

最新先聊个笔试之外但很影响你的判断的点：你在仿真里看到的现象，未必是真实 I2C 的行为，而是你写的…— 单片机入门生

开放其他4 回答Verilog练习生5 天前 有回复

最新先说个可能不太中听的判断：你们真正的瓶颈不是FFT也不是CNN，而是「从零搭一条数据通路」的经验…— FPGA学习中

开放其他11 回答Verilog小白在路上5 天前 有回复

最新如果让我替你排这六周，我会先划一条线：凡是面试官可能追问「为什么这么设计」的东西，都必须出自你手…— 数字逻辑初学者

开放其他6 回答Git入门5 天前 有回复

最新补一个容易被忽略的维度：排期风险。一个月做边缘AI加低功耗，真正的风险不是技术难，是时间被单点问…— FPGA萌新上路

已显示 12 / 7357

已展示全部