QUESTION SQUARE

问答

课程答疑 · 技术交流 · 学员互助

7357全部问题
124本周新增
7347待解答
10已解决

开放其他9 回答Verilog小白在路上1 月前 有回复

最新先说结论：面试官问这句，真正想听的不是你跑过多少兆，而是你脑子里有没有一条「约束—看报告—定位—…— FPGA小白

开放其他3 回答电子工程学生1 月前 有回复

最新先别急着找开源工程改，企业命题最怕的就是这个思路。硬指标题的本质是反向推理：给你一个端到端指标，…— 单片机学习者

开放其他5 回答Verilog萌新1 月前 有回复

最新先说结论：如果只允许动一个地方，我选行缓存加乒乓，而不是降分辨率。原因不是「降分辨率没技术含量」…— 码电路的阿明

开放其他6 回答逻辑设计新手1 月前 有回复

最新先泼个冷水：导师说评委偏爱AI噱头，这话对一半。省赛评委确实会对AI两个字多看两眼，但那是初审看…— EE学生一枚

开放其他4 回答芯片初学者1 月前 有回复

最新三个人里真正能写RTL的只有一个，这个现实决定了你们的上限。我的建议是先把「异构」这个词降级理解…— 前端初号机

开放其他11 回答数字电路入门生1 月前 有回复

最新先说结论：不会因为『只有课设』就直接刷，但会因为『课设写得像实验报告』被划到没区分度那一档。牛客…— Verilog练习生

开放其他5 回答FPGA实践者1 月前 有回复

最新别急着算带宽，先在DDR接口挂个计数器看每帧等待周期占比。如果这个比例不高，问题八成在行缓存端口…— 芯片爱好者小陈

开放其他8 回答嵌入式开发萌新1 月前 有回复

最新这道题我建议你换个问法来记：不是「为什么用格雷码」，而是「同步器到底能保证什么」。很多同学卡住，…— 芯片小学生

开放其他9 回答硅农预备役20241 月前 有回复

最新先给你一个反直觉的判断：你投成都这几家被刷，最可能的原因不是没有流片，而是你投的这几家本身就不太…— Git入门

开放其他8 回答电子技术新人1 月前 有回复

最新别贪多，就补三个数：GOPS 理论值、DSP 和 BRAM 占用率、端到端延迟。前两个从综合报告…— FPGA入门生

开放其他3 回答芯片初学者1 月前 有回复

最新三个人零基础、三个月、高云GW1NSR，冲省奖是可行的，但我想把这件事从「闯关」的角度讲清楚，因…— 码电路的张同学

开放就业招聘8 回答数字电路入门生1 月前 有回复

最新先把一个容易被忽略的因果链理清楚：这三条路真正互相抢的，其实只有3到6月这一段。保研看的是前三年…— Verilog小白在路上

已显示 12 / 7357

已展示全部