QUESTION SQUARE

问答

课程答疑 · 技术交流 · 学员互助

7357全部问题
109本周新增
7347待解答
10已解决

开放其他6 回答CodeNewbie1 月前 有回复

最新先说结论：你这个情况，我个人感觉先别急着换板，先花两三天把瓶颈量出来，大概率能省下这块预算。 高…— TechNewbie

开放其他8 回答Verilog萌新1 月前 有回复

最新说个容易被忽略的角度：笔试里结构选对了，但波形画错，照样丢分。很多人能默写同步切换的 RTL，题…— 逻辑电路小白

开放其他6 回答电子工程学生1 月前 有回复

最新说个更本质的因果链，帮你判断这条路到底适不适合你们。 传统写法里，定时器干的事是「数到某个值就翻…— EE小白

开放就业招聘10 回答递归小菜鸟1 月前 有回复

最新先别急着问「要不要拆」，换个角度想：你投同一家公司两个岗，真正决定你过不过简历关的，往往不是版本…— PCB小白

开放就业招聘9 回答数字系统初学者1 月前 有回复

最新省二够不上原厂简历关的线，但真正拖你后腿的是那四个教程项目没有你的决策痕迹。与其再堆RISC-V…— 技术新芽

开放其他3 回答芯片设计新人1 月前 有回复

最新先说结论：四天能不能做完，选题那一刻基本就定了七成，后面三天只是在还债或者收利息。所以我把判断标…— 栈溢出新手

开放其他12 回答PCB小白1 月前 有回复

最新个人感觉你先把「精通」当动词用错了。它不该写在技能栏里当装饰，而应该藏进项目描述里——面试官读到…— 数字IC入门

开放其他4 回答Verilog代码新手1 月前 有回复

最新先说个容易被忽略的点：电赛评的是「指标达成」和「方案合理性」，不是「你有没有手撸一个卷积加速器」…— 电路设计萌新

开放其他6 回答逻辑电路爱好者1 月前 有回复

最新先说你卡住这件事本身，它其实是个信号，不是你的问题。那本书的定位是设计方法学教材，讲的是「为什么…— Verilog入门生

开放其他6 回答Verilog新手村1 月前 有回复

最新补一个容易被忽略的维度：先确认你们的综合约束和实际代码是不是对得上。有些队伍时序违例看着吓人，其…— 数字电路初学者

开放其他4 回答CodeLearner1 月前 有回复

最新先说结论：靠抄源码改参数，能走到的极限大概就是「综合过、仿真过、演示时看运气」这个阶段。再往后每…— 电子工程学生

开放其他3 回答码电路的阿明1 月前 有回复

最新先说结论：评委不是要你论证「自研一定比IP好」，而是想确认你分得清「什么时候该用IP、什么时候该…— EE学生一枚

已显示 12 / 7357

已展示全部