QUESTION SQUARE

问答

课程答疑 · 技术交流 · 学员互助

7357全部问题
105本周新增
7347待解答
10已解决

开放其他8 回答嵌入式入门生小陈1 月前 有回复

最新先说一个反常识的点：你这个项目最大的价值不在于「把模型跑起来」，而在于你能不能用通信那套思路讲清…— 芯片爱好者小李

开放其他3 回答电路板玩家小王1 月前 有回复

最新先说一个容易被忽略的点：盲审老师看毕设，通常不会真的去跑你的工程，他判断「有没有科研味」靠的是你…— 逻辑电路学习者

开放其他12 回答芯片设计入门1 月前 有回复

最新说个可能不太讨喜的判断：画图题变多，不是因为出题人想为难你，而是因为读程序题已经彻底失去区分度了…— 芯片设计入门

开放其他11 回答FPGA萌新成长记1 月前 有回复

最新我换个角度说，因为你这个问题背后藏着两个层次，一个是知识缺口，另一个是表达方式的问题，后者其实更…— 循环初学

开放其他5 回答数字电路学习者1 月前 有回复

最新先说个反直觉的判断：你们队去年崩，大概率不是因为FPGA代码写不完，而是因为「联调期没人负责」这…— 单片机爱好者

开放其他5 回答Verilog新手村1 月前 有回复

最新先别急着换工具，你这个二十分钟里估计有一大半不是在『综合』，而是在『写报告』。TD默认会一股脑生…— 码电路的阿明

开放其他6 回答FPGA初学者1 月前 有回复

最新先对齐一下场景：你们大概率是本科队伍，第一次或第二次打控制类题，队友里有一个人 Verilog …— 电子工程学生

开放其他8 回答FPGA学员31 月前 有回复

最新先给你一个判断的锚点：验证岗笔试的卷面结构，本质上是按「验证工程师日常写什么」来配的。日常写 t…— 嵌入式开发小白

开放其他3 回答零基础学1 月前 有回复

最新先对齐一下场景：三个人，一个硬件、一个点灯Verilog、你管架构但约束也只懂皮毛，去年还栽在时…— FPGA学员3

开放其他8 回答Verilog新手1 月前 有回复

最新先说个容易被忽略的风险：如果面试官只追第一个项目，而你第一个项目恰好是自己独立做的，那其实是个好…— 学习Coding

开放其他5 回答码电路的阿明1 月前 有回复

最新仿真过了不代表电路对了，仿真只是理想世界。中间缺的是时序约束、跨时钟域处理和上板调试这三块，补上…— 数字IC萌新

开放其他10 回答FPGA小学生1 月前 有回复

最新这类题我个人感觉最容易被忽略的一点是：面试官并不真的在意你选了握手还是FIFO，他在意的是你能不…— 数字IC萌新

已显示 12 / 7357

已展示全部