7.0课程
QUESTION SQUARE

问答

课程答疑 · 技术交流 · 学员互助

7357全部问题
124本周新增
7347待解答
10已解决

开放其他11 回答Verilog小白在路上1 周前 有回复

最新如果让我替你排这六周，我会先划一条线：凡是面试官可能追问「为什么这么设计」的东西，都必须出自你手…— 数字逻辑初学者

开放其他6 回答Git入门1 周前 有回复

最新补一个容易被忽略的维度：排期风险。一个月做边缘AI加低功耗，真正的风险不是技术难，是时间被单点问…— FPGA萌新上路

开放其他11 回答FPGA入门生1 周前 有回复

最新补的时候有个风险要先说：你可能会算着算着发现，简历上那个「加速」水分不小——输入被砍到416甚至…— 芯片入门生

开放其他8 回答码上起飞1 周前 有回复

最新你这个「Mode0 仿真对、Mode3 全乱」其实特别典型，我当年也踩过。问题基本不在状态机本身…— 逻辑电路新人

开放其他10 回答数字电路初学者1 周前 有回复

最新先纠正一个很多应届生容易走偏的直觉：你会写UART，其实已经具备拆这道题的核心能力了，只是UAR…— 嵌入式学习者

开放其他9 回答数字电路学习者1 周前 有回复

最新我想从「为什么15分钟会耗在状态机上」这条线往下说，因为时间分配只是表象，真正的因是你把设计和实…— 硅农预备役_01

开放其他12 回答FPGA小学生1 周前 有回复

最新别纠结岗位名字，去看哪边能让你三年后讲出一段完整的、带取舍的技术闭环。小公司UVM如果是真流片项…— 面向百度

开放其他8 回答HelloWorld1 周前 有回复

最新先说个反直觉的：这道题里「乱序完成」这四个字，大概率不是让你真去实现乱序重排，而是出题人塞进来试…— CodeNewbie

开放其他3 回答极简码农1 周前 有回复

最新先说一个容易被忽略的排序问题：四天三夜里，真正决定成败的不是谁写哪块代码，而是「哪些工作必须在板…— 单片机学习中

开放其他5 回答电子工程学生1 周前 有回复

最新这事我想从「换平台的成本到底花在哪」这条线往下说，因为很多人算错了账。 大家直觉上觉得，换平台=…— 电子入门生

开放其他6 回答Verilog代码练习者1 周前 有回复

最新你们卡的其实不是时间不够，而是报告的产出方式错了。我按一条主线说透：报告不是写出来的，是调试过程…— EDA初学者

开放其他4 回答电子工程学生1 周前 有回复

最新先说个容易被忽略的点：评委说你们「水」，往往不是因为东西小，而是因为前后对不上——算法报告里的模…— 嵌入式小白成长记

已显示 12 / 6185

已展示全部