7.0课程
QUESTION SQUARE

问答

课程答疑 · 技术交流 · 学员互助

7357全部问题
123本周新增
7347待解答
10已解决

开放其他12 回答逻辑设计小白1 周前 有回复

最新先给你一个可能有点反直觉的判断：面试官问 Fmax 和 WNS，大概率不是想听一个精确到小数点后…— CodeLearner

开放其他5 回答焊板子的小明1 周前 有回复

最新别二选一。前两周死磕图像采集到显示这条通路，屏幕亮了你才有底气；论文从第一天起每周一篇慢慢炖，重…— 嵌入式入门生

开放其他5 回答码农起步1 周前 有回复

最新先说一个反直觉的观察：你连续两年出局，大概率不是选题不够好，而是你评估选题的方式本身是错的。大部…— FPGA实践者

开放其他4 回答代码小白1 周前 有回复

最新这个问题我想沿着「带宽到底被谁吃掉了」这条线往下说，因为大部分人第一反应是降分辨率，但降分辨率往…— 硅农养成计划

开放其他8 回答EE在校生1 周前 有回复

最新我先说个反直觉的：面试官问「为什么不用打两拍」，他其实不太在乎你选哪个，他在乎你有没有先问自己「…— 电子初学者

开放其他4 回答CodeArtist1 周前 有回复

最新先说一个容易被忽略的点：你现在看到的撕裂，可能不只是带宽数字不够，而是读写路径的『时序语义』没对…— 单片机学习中

开放其他6 回答逻辑设计新人1 周前 有回复

最新先给你一个判断：你担心的两个风险其实不是同一层的东西。「先啃语法会枯燥放弃」是动机问题，「直接上…— Verilog学习ing

开放其他9 回答FPGA学员51 周前 有回复

最新先说个容易被忽略的点：笔试里这道题，阅卷人不是看你「会不会写仲裁器」，是看你「会不会用 Veri…— 数字系统入门

开放其他3 回答嵌入式开发小白1 周前 有回复

最新个人建议：先别把HLS和RTL当成二选一，它们在你这一年的节奏里其实有先后。研一+一年投稿，最怕…— EE小白

开放其他3 回答硅农预备役_011 周前 有回复

最新其实你们这个配置，我更想先泼一盆冷水：不管报控制还是信号，四天三夜里真正决定成败的不是方向，而是…— Verilog新手笔记

开放其他9 回答FPGA萌新上路1 周前 有回复

最新先别急着盯格雷码那几行转换代码，那个其实是整道题里最没技术含量的部分，会写三行组合逻辑就行。真正…— 电路板玩家阿明

开放其他5 回答二进制菜鸟1 周前 有回复

最新先按你们的技能结构对齐一下：两个 Verilog 熟手加一个画板子的，四天三夜里真正卡脖子的不是…— 嵌入式入门生

已显示 12 / 6185

已展示全部